2009-08-25
TSMC 28nm制程達成良率驗證
2010年初起按季分批進行試產
文: Goofy Ko / 新聞中心
文章索引: IT要聞 半導體 TSMC

TSMC 24 日宣佈,目前 28nm 高介電層 / 金屬閘製程的技術藍圖已正式包括低耗電製程 (28HPL) , 28HPL 將強調低耗電、低漏電、但仍能維持中高效能,主要針對應用於行動電話、 Smart Netbook 、無線通訊及可攜式消費性電子產品等,於並預期於 2010 年第三季進行試產。

 

據 TSMC 表示, 28nm 低耗電高介電層 / 金屬閘 (28HPL) 製程採用 gate-last 方法而成,強調低耗電、低漏電、但仍能維持中高效能, 28HPL 製程有完備的元件支援,而且因延伸自氮氧化矽 (SiON) 製程,因而成本更低、且有利於快速上市,因此適用於日新月異的手機與手持裝置的市場。

 

另一方面, 28nm 高效能高介電層 / 金屬閘 (28HP) 製程亦採用 gate-last 方法,比較適合中央處理器 (CPU) 、繪圖處理器 (GPU) 、晶片組 (Chipset) 與可程式化閘陣列 (FPGA) 、遊戲主機與行動計算等高效能導向的應用。

 

據 TSMC 研究發展副總經理孫元成博士表示,在技術發展的過程中,採用 gate-last 的方式來發展 28HPL 相關技術,在電晶體特性、利於高階與低階應用方面,均比較採用 gate-first 方法擁有更高優勢及可製造性。

 

據了解,目前 28nm 技術的發展與進入量產的時程,一切可按 2008 年發表 28 奈米技術的計劃進行,即低耗電氮氧化矽 (28LP) 製程預計於 2010 年第一季底進行試產,高效能高介電層 / 金屬閘 (28HP) 製程則預計於 2010 年第二季底開始試產,而低耗電高介電層 / 金屬閘 (28HPL) 製程的試產時程將於 2010 年第三季進行試產。

 

Fab

分享到:
發表評論
本篇文章被 14120 人閱讀,共有 個評論