Bob Baker ---「 Moore's Law Still Drive Intel 」

針對 Intel 未來制程發展，緊接由 Intel 資深副總裁暨技術暨製造事業群總經理 Bob Baker 發表演說， Bob Baker 正面回應外界對摩爾定律 (Moore’s Law) 能否持續的疑慮，儘管不少媒體、分析師發表文章認為 Moore’s Law 即將失效，為何 Intel 對此堅持不懈的追求，但 Moore’s Law 卻是帶領著 Intel 向前發展及成功的重要元素。

Bob Baker 指出， Intel 採用 High-K Metal Gate 電晶體技術，成功採用 45nm 制程量產並已出貨達 2 億顆處理器，第二代 High-K Metal Gate 32nm 電晶體技術在去年 US IDF 成功試產， Intel 不僅會在第四季將量產首顆 32nm 處理器，下一代基於 32nm 制程的全新微架構 Sandy Bridge 亦已經完成開發，並在 Paul Otellini 的開幕演說中展示。

第三代 High-K Metal Gate 22nm 亦傳來喜訊， Paul Otellini 開幕演說中展示了業界首片可運作的 22nm SRAM 晶圓，並預期 15nm 將準時於 2013 年完成研發，一切仍然按照 Moore’s Law 前進。

( 左 )  Moore's Law 定律令電晶體成本不斷下降   ( 右 ) Intel CPU 與汽車引擎能耗表現發現比較   ( 按圖放大 )

Bob Baker 表示， Moore’s Law 定律不僅對 Intel 帶來深遠影響，同時為用家們更高效能、更強性能的 PC 體驗，在同一面積下電晶體數目不斷增加，但電晶體平均價格卻不停下降，如 果我們把 Intel 處理器與其他產業比較，就可以發現 Intel 處理器的驚人發展。

在汽油價格不斷成長的今日，如果把 1970 年 Intel 4004 處理器發展至今， Intel 處理器的 MIPS per Watt 平均以每年 70% 成長計算，換成汽車工業的話，現今的汽車引擎應該每加倫汽油可行走 100,000 英里。

制程的進步，等同於在相同的晶體設計下所佔的晶圓空間更少，即減低成本，或是在相同空間下集成更多的電晶體，即創新集成，或是兩者組合達成最有成本效益及效能比的產品，正是 Moore’s Law 定律存在的意義。

( 左 )  制程演進對成本及創新的影響   ( 右 ) Intel 未來制程技術的時間表   ( 按圖放大 )

走向 Three-Five Semiconductors 領域

Bob Baker 表示，半導體業界正在研究以碳奈米管 (Carbon Nanotubes) 應用於晶圓制作，現時仍在研究階段，但可以肯定的兩點，制程研發需要大量的資金，同時需要不斷嘗試、進行評估及創新，調整縮影技術及改變電晶體的物料。

現時制程演進已變成了物料創新遊戲，早期採用銅及 Low-K 物料、再進而加入 (Strained Silicon) ，再採用 High-K Metal Gate 技術，目的只是如何再縮少體晶體體、提升電晶體性能及減低所需功耗，現時 Intel 正在研究稱為 III-V 半導體 (Three-Five Semiconductors) 的領域，雖然對業界來說並非新事物，但卻未被利用於半導體制作之中，而 Intel 正研究組合元素表上 Group III 及 Group V 的物料，能否為制程技術帶來進一步的突破。

美國麻省理工大學 (MIT) 教授 Jesus del Alamo

Bob Baker 請來 III-V 元素技術研究的領導者，美國麻省理工大學 (MIT) 教授 Jesus del Alamo 講解其研究結果。 Jesus del Alamo 表示 III-V 元素的特性並未完全被發現，存在極大的可能性，現時主要用於光纖應用領域，但絕對有潛力應用於電晶體物料上，讓電子運作更快、運作於更高時脈及低功耗。

現時， III-V 元素已正應用於電訊業之中，例如衛星及光纖連接都有採用到 III-V 元素，其超高導電特性讓它可以在低電壓運作，卻仍然保持高性能表現，因此預期它亦能應用於高集成度的積體電路。

現時美國麻省理工大學已能採用 III-V 元素制作 30nm 的 Gate Length ，約等於現今 45nm 電晶體的體積，因此 Jesus del Alamo 認為可發展空間極大，現時我們已多次打破高頻反應時間的世界紀錄，研發團隊認為 III-V 元素絕有可能取代傳統的矽晶體，問題是如何在 Group III 及 Group V 元素中找出最適合的組合。

美國麻省理工大學正準備以 CMOS 技術配合 Group III 及 Group V 元素研究，相信有助制程進一步縮減， Jesus del Alamo 表示可望五年之內， III-V 半導體 (Three-Five Semiconductors) 的領域成為微電子世界的變革。

三‧五半導體 (Three-Five Semiconductors) 的領域是指採用元素表上 Group 3 及 Group 5 的物料

Bob Baker 表示，不僅是 MIT 的III-V 半導體 (Three-Five Semiconductors) 技術，現時世界上有著不少技術研發項目， Intel 均與這些科學家緊密合作 ，繼續伸延 Moore's Law ，創新、投資、研究、發展，這些動作正在不斷進行中，將為大家帶來最具成本、能量產、高集成度的產品，創造更美好的將來， Intel 深信在 15nm 後 Moore's Law 仍然有效。

22nm 制程早已為 SoC 作好準備

Intel 資深副總裁暨技術暨製造事業群總經理 Bob Baker 手持 22nm 晶圓

Bob Baker 表示，當其他對在 32nm 技術上仍處於紙上談兵，甚至表示已經在 28nm 制程技術找到突破，這些公司都現在仍然未能生產出任何一顆 32nm 處理器，而 Intel 早於今年初已經成功試產 32nm 處理器，並計劃於第四季量產， Intel 投資 70 億美元更新四座晶圓廠至 32nm 制技術，而且在 Fab D1D 進行 32nm SoC 處理器生產技術， Intel 在制程技術研正領先業界任何對手。

Bob Baker 笑說由於「規則律動」「 Tick-Tock 」矽與微架構發展戰略，每兩年更新制程技術已成為了不是什麼秘密，但 Bob Baer 表示現在手上和 Paul Otellini 拿著的，雖然同樣是 22nm 可運作晶圓，但用途卻並不相同。

今天展示的全球首款以 22nm 製程技術製造的可運作晶片，採用第三代 High-K Metal Gate 電晶體技術，早已超越專家先前預測的延展極限。這片晶圓為 SRAM 及邏輯線路，它是處理器和其他邏輯晶片以特定製程進行量產前，被運用做為測試工具 (test vehicles) ，以展現技術效能、製程良率和晶片可靠度。

( 左 ) Intel 每兩年的制程演進週期   ( 右 ) SoC 與主流處理器並非共用相同制程技術   ( 按圖放大 )

在 22nm SRAM 陣列當中運作的 SRAM 單元中共有兩個版本，分別為 0.108mm²和 0.092mm²版本， Bob Baker 手上持有的為面積較大的 0.108mm²的 SRAM 單元，主要針對低電壓運作進行優化，而 Paul Otellini 展示的 0.092mm²的單元則可為高密度的運作進行優化，它是目前公開的可運作晶片中最小的單一 SRAM 單元。

測試晶片同樣內包含約 29 億個電晶體，密度約為 32nm 世代的兩倍， 22nm 的呈現工具乃採用 193nm 波長光線，正能展示出 Intel 微影工程師的實力， 0.092mm²版本主要為高時脈高階處理器作測試，而 0.108mm²版本則為了 SoC 而生。

( 左 ) 22nm 測試晶片共分為 0.108mm²和 0.092mm²版本   ( 右 ) Intel 為 SoC 提供了不同的封裝解決方案 ( 按圖放大 )

0.108mm²版本 22nm 測試晶圓的邏輯線路，包括了模擬訊息 I/O 其他 SoC 處理所需要的功能，為未來 Intel SoC 處理器發展鋪路，是 Intel 為了向 Internet Connected Device 、 Embedded 以至 Consumer Electronincs 市場作出準備，根據 Intel 制程發展路線圖，針對主流級應用的 22nm 制程，代號為 P1270 將會於 2011 年量產，而針對 SoC 而優化的 22nm 制程，代號為 P1271 則會於 2012 年量產。

Intel 在 SoC 產品亦會按需要採用不同的封裝方法，以 Intel 32nm 制來說 SoC 共有四組方案，包括 MCP (Multi-Chip Package) 、 Single Die FCBGA 、 Discrete FCMB 及 POP FCMB ，在晶片體積及成本上提供具彈性的選擇，而 22nm 制程 SoC 情況大致相同。