2011-09-15
Ultrabook與MIC的未來
美國IDF 2011技術峰會內容慨況
文: John Lam / 美國舊金山報導


甫結束的美國舊金山舉行 IDF US 2011 技術峰會上, Intel 公佈將於 2013 年推出更先進的 14nm 制程,針對 Ultrabook 平台將推出全新微架構 Haswell SoC 處理器,並與 Google 聯手針對 Atom 處理器共同優化未來 Android 平台。展望未來 PC 運算將朝向 Heterogeneous Multi-Core 與 Many-Cores 發展,將宣佈明年推出全新 22nm 制程、 50 核心以上的全新 MIC 微架構「 Knights Cornor 」處理器。



Justin Rattner - IDF 2011 US Day 3 Keynote (Part 1)

 

From 2 Cores to Many-Core

 

IDF 2011 

Intel 技術長 Justin Rattner 回顧 2006 年至今的 PC 運算蛻變

 

第三天由 Intel 技術長 Justin Rattner 進行演說,題目為「 The Future: Accelerated 」,將闡述未來十年 PC 運算發展大方向, PC 處理器正加速朝向 Many-Core 架構並進入平行運算處理時代,「臨近界電壓核心」技術的未來發展方向,同時更展示了全新的 Hybrid Memory Cude 晶片,提供單一 DRAM 晶片有史以來最快的資料傳輸速度,同時電源效益相較現有 DDR3 記憶體高出 7 倍。

 

Justin Rattner 回顧於 IDF US 2006 大會上,展望未來 PC 處理器將朝向 Multi-core 甚至 Many-Core 架構發展,當時的 PC 處理器仍是以 Single Core 為主流,很多人在會後覺得不可思議,但在五年間 PC 處理器由 2 Cores 、 4 Cores 、 6 Cores 進化至 8 Cores ,現在進一步開始潮向超過 10 Cores 甚至是 Many-Core 架構發展。

 

IDF 2011IDF 2011

From 2 Cores to 10+ Cores ,現在正要轉至 Many-Cores 時代

 

Intel 首款 MIC 處理器「 Knights Corner 」

 

處理器正朝向異類多核心發展 (Heterogenous Multi-Core) ,除了 x86 運算核心外還會加入特定功能的運算核心,例如內建 GPU 運算核心以滿足影像處理及 3D 運算需求,同時 Intel 即將發 表首款 Many-Core 產品,代號為「 Knights Corner 」的 MIC 架構 (Many Integrated Core Architecture) 處理器。

 

IDF2011
Justin Rattner 指出 x86 處理器開始進入 Many-Core 時代

 

有別於 Multi-core 把兩個以上的處理核心整合至單一顆晶片,取代單一核心高時脈壓用作低耗電量, Many-core 較著重於設計層面,不再像傳統方法逐步增加核心,而是依循高核心數量的新法則,從頭徹底革新晶片的設計。

 

「 Knights Corner 」將是 Intel Knights 處理器家族首款面市產品,將採用 22nm 制程並內建超過 50 個低功耗的 x86 Cores ,主要針對 HPC 應用提供強大的平行運算能力,有別於 GPGPU 平行運算,「 Knights Corner 」支援一般 x86 程序及記憶體管理,為軟體開發者帶來更佳的編程環境及更大彈性。

 

IDF2011
首個 Intel Many Integrated Core (MIC) 架構產品即將登場

 

Justin Rattner 表示, Intel 早以去年已向軟體業界提供代號「 Kights Ferry 」的軟體開發平台,讓業者提早為 Intel MIC 架構作出準備及優化,確保「 Knights Corner 」正式發佈時軟體已經作好準備。

 

不少軟體業者指出「 Knights Ferry 」平行運算表現十分理想,最重要的是只需簡單的修改程序,便可由現有的 Xeon Multi-Core 平台轉移至 Many-Core 平台,這正是 Intel Knights 家族與 Intel MIC 架構的優勢。

 

IDF2011
IDF2011IDF2011
Intel 22nm Knight Corner 處理器工程樣本

 

25 萬顆 Xeon 叢集系統升級至 MIC 架構

 

 

Justtin Rattner 邀請了歐洲原子能研究中心 (CERN) 的物理學教授 Andrzej Nowak ,展示全球最大型的大型強子對撞機 (Large Hadron Collider) 及最新粒子加速研究工作,透過設於地底 100 米之下全長 27 公里,運用 25 萬顆 Intel Xeon 處理器的多核心叢集系統用作研擬宇宙大爆炸的情況,該系統能應付每秒 4 億碰撞運算、即每年運算量約為 15-25 Petabytes 。

 

IDF2011
歐洲原子能研究中心物理學教授 Andrzej Nowak 分享轉移至 MIC 架構的經驗

 

歐洲原子能研究中心計劃採用新一代 Intel MIC 架構處理器,以進一步提升運算速度,主要是原因是 Intel MIC 架構所提供的編程工具與 Xeon 完全相同,採用全新版本 Intel Parallel Studio XE 只花了數天時間便完成了程序轉移。

 

相較轉移至其他架構,不僅無需大幅修改其程序及再進行大量的除錯測試,並把升級風險減至最低,預期當歐洲原子能研究中心升級至 MIC 後,其研究運算速度將可提升 30 倍。

 

IDF2011
全新 Intel Parallel Studio XE 已為 MIC 架構處理器作好準備

 

48 Cores 雲端運算處理器

 

Justin Rattner 指出, Intel 早於 2006 年已著手於 Many-Core 架構的超大規模運算系統的未來發展潛力,並設立「 Tera-Scale Research 」計劃,早於 2007 年已展示了首顆 80 Cores 處理器,並可提供 TeraFLOPS 級運算能力,並成為 Intel Knights 家族的始源。

 

今年, Intel Labs 正在研發 48 Cores 單晶片雲端運算處理器,主要針對大規模數據中心叢集系統,提供高頻寬、低延遲的可共享記憶體的可延展處理器架構,為極複雜的大型運算作出準備,由於單晶片 48 核心架構令每顆核心均可共享近端記憶體,令延遲值進一步減低,令它的運算能力相較同級伺服器,由每秒能處理約 56 萬個 Transcations 提升至約 80 萬個 Transcations 。

 

IDF2011
「 Tera-Scale Research 」下一個 Many Core 計劃︰ 48 Cores 單晶片雲端處理器

 

為迎接 Many-Core 運算時代, Intel 成立 Parallel Research Laboratory 專門研究提供更佳的平行運算編程新程技術與編輯工具,以發揮大量運算核心所帶來的優勢, Justin Rattner 表示 MIC 架構不僅是針對 HPC 應用而生,並展示有大部份運算應用可以在 30 核心呈現線性的效能提升, Intel 有信心 MIC 架構在未來會進主流 PC 運算應用。

 

IDF2011
Justin Rattner 指出在 30 Cores 以下效能增益呈線性成長

分享到:
發表評論
本篇文章被 214128 人閱讀,共有 個評論