2013-02-20
AMD披露Jaguar架構細節
最高增加至4核心、功耗大幅降低
文: Jack Choi / 新聞中心
文章索引: IT要聞 處理器 AMD

AMD 於第 60 屆國際固態電路會議 ISSCC 2013 透露了新一代低功耗處理器架構 Jaguar 部份細節,其採用 28nm 製程,每個核心面積進一步縮小,讓處理器最大核心數量可增加至 4 個。據了解, APU Kabini 、 Temash 將會採用 Jaguar 架構,以針對行動電腦、迷你 PC 或 All in One PC 等領域。

 

目前, ISSCC 2013 現正舉行,當中 AMD 於大會上披露了部份 Jaguar 架構細節,由台積電代工,以由上代 Bobcat 的 40nm 提升至 28nm ,採用 11 個金屬堆疊,每個核心面積進一步縮小至 3.1mm2,最大核心數量由 2 個量加至 4 個,內建 2Way 64B Line 32Kb L1 Instruction Cache 和 2Way 64B Line 32Kb L1 Data Cache ,並內建 2MB L2 Cache 。

 

同時, Jaguar 架構還增強了 ISA 指令集架構,包括 SSE4.1/4.2 、 AVX 、 AES 、 F16C 、 BMI1 ,而且改進了 4×32B 指令緩存迴圈緩存,以及改進指令緩存預取器和 C6 、 CC6 電源狀態開關延遲等。

 

除此外之外, Jaguar 架構另一改進地方是大幅提升了電壓控制效果,使其功耗可以大幅降低或在同等功耗水準下大大提升頻率和性能,據了解,預期採用 Jaguar 架構的處理器,其 TDP 範圍大約只有 5 至 25W 。

 

AMD

分享到:
發表評論
本篇文章被 15185 人閱讀,共有 個評論