2017-09-15
台積電聯手 ARM、Xilinx、Cadence
打造全球首款 7nm 製程 CCIX 試產晶片
文: Cherry Kwok / 新聞中心
文章索引: IT要聞 處理器 TSMC

TSMC 台積電在日前宣佈將聯合 Xilinx 、 Arm 、 Cadence Design Systems 聯手打造全球首款加速器專屬快取互連一致性測試晶片 CCIX ,採用台積電 7nm FiNFET 製程技術,將於 2018 年正式量產。該測試晶片旨在提供概念驗證的矽晶片,展現 CCIX 的各項功能,證明多核心高效能 Arm CPU 能透過互連架構和晶片外的 FPGA 加速器同步運作。

 

由於電力與空間的侷限,資料中心各種加速應用的需求也持續攀升,像是大數據分析、搜尋、機器學習、無線 4G/5G 網路連線、全程在記憶體內運行的資料庫處理、影像分析、以及網路處理等應用,都能透過加速器引擎受益,使資料在各系統元件間無縫移轉。無論資料存放在哪裡, CCIX ( Cache Coherent Interconnect for Accelerators ) 都能在各元件端順利存取與處理資料,不受資料存放位置的限制,亦不需要複雜的程式開發環境。

 

CCIX 可充分運用既有的伺服器互連基礎設施,還提供更高的頻寬、更低的延遲、以及共用快取記憶體的資料同步性。這不僅大幅提升加速器的實用性以及資料中心平台的整體效能與效率,亦能降低切入現有伺服器系統的門檻,以及改善加速系統的總體擁有成本 (TCO) 。

 

TSMC 7nm

 

台積電最先進的 7nm FiNFET 製程技術提供高效能與低功耗等利益,能滿足這些市場對於各種高效能運算 (HPC) 應用的產品需求, 7nm FiNFET 製程技術是台積電的一個重要節點,可滿足從高性能到低功耗的各種應用領域,第一個版本 CLN 7FF 保證可將功耗降低 60% 、核心面積縮小 70% , 2019 年則退出更高級的 CLN 7FF+ 版本,融入 EUV 極紫外光刻,進一步提升晶體管集成度、能效和良品率。

 

這款採用台積電 7nm 製程的測試晶片將以 Arm 最新 DynamIQ CPUs 為基礎,並採用 CMN-600 互連晶片內部匯流排以及實體物理 IP 。為驗證完整子系統, Cadence 還提供關鍵輸出入埠 (I/O) 以及記憶體子系統,其中包括 CCIX IP 解決方案 ( 控制器與實體層 ) 、 PCI Express 4.0/3.0 (PCIe4/3) IP 解決方案 ( 控制器與實體層 ) 、 DDR4 實體層、包括 I2C 、 SPI 、 QSPI 在內的週邊 IP 、以及相關的 IP 驅動器。 合作的廠商運用 Cadence 的驗證與實體設計工具實現測試晶片。測試晶片透過 CCIX 晶片對晶片互連一致協定,可連線到 Xilinx 的 16nmVirtex UltraScale+ FPGA 。

 

據台積電表示, CCIX 測試晶片預計於 2018 年第 1 季初投片,量產晶片預訂於 2018 下半年開始出貨。

 

TSMC 7nm

 

發表評論