TMSC 7nm、AMD Navi 10 繪圖核心

終於等到 GNC 微架構「壽終正寢」啦 !! AMD 全新 Radeon RX 5700 系列、代號「NAVI 10」繪圖卡晶片正式登場，它是 AMD 首款採用全新「RDNA」GPU 微架構產品，相較舊有 「GCN」 微架構著重驚人的運算吞吐量，設計偏重 GPGPU 運算卻嚴重忽略了遊戲工作負載能力，執行遊戲時經常出現單元閒置。

全新「RDNA」微架構設計將重回正軌，設計偏重遊戲能性以提升 IPC 及資源使用率為目標，創造真正為 Gaming 而生的 GPU 產品，加上全新 TSMC 7nm 令時脈進一步，將為 NVIDIA 帶來重大威脅。

▲ AMD Navi 10 繪圖核心

定價方面，雖然 NVIDIA 特別推出了全新「RTX Super」系列迎戰，但沒想到在距發佈前四天 AMD 宣佈降低，全新 Radeon RX 5700 官方定價為 US$349 美元、對手變成了 GeForce RTX 2060，Radeon RX 5700 XT 官方定價為 US$399 美元，對手變成了 GeForce RTX 2060 Super，只能說這招真絕啊。

所謂有競爭才有進步，這次 AMD 蘇媽終於逼出 NVIDIA 老黃新刀法，無論誰勝誰負、贏的都是玩家們，只是剛買了 RTX 2060 / RTX 2070 的玩家就不怎樣開心了 。

全新 RDNA  GPU 微架構

▲ AMD 「Navi 10 」GPU Block Diagram

全新「RDNA」針對 Compute Unit 作出重新設計，「Navi 10」繪圖核心擁有 2 個 Shader 引擎共享前端、每個 Shader 引擎擁有 2 組 Graphics Array 運算群，每個 GA 運算群內含 5 個 Dual Compute Unit (DCU) 並共享 L1 Cache、Rasterizer、ROP、Prim Unit 等資源，總計整顆晶片合共有 40 個 CU 單元。

今代 RDNA 採用了 Dual Compute Unit (DCU) 設計，將 2 個 CU 結合在一起並共用 Scalar Data Cache、Sahder Instruction Cache 及 Local Data Share，DCU 設計可以讓 Shader Processor 之間有更佳的並行運算能力，同時讓 CU 在執行繪圖運算時延遲進一步降低。

▲ RDNA 微架構 改用了 Dual Compute Unit 設計

相較舊 GCN 5 微架構的 CU 設計，全新 RDNA 的 CU 單元新增多 1 個 Scheduler 及 1 個 Scalar Unit，此項改動可以讓 CU 單元更切合繪圖運算的需求，執行遊戲時讓指令吞吐圖上升了 1 倍。

RDNA 微架構改為 SIMD32 設計

另一個重要改良是 IPC 運算能力，上代 GCN 5 微架構的 CU 設計採用 4 個 SIMD 16 單元，這一設計非常適合進行複雜的科學運算，但卻不利於遊戲運算，全因這些 SIMD 16 單元是 4 Cycle Issue 設計，它們並無法在單一週期完成 1 條指令。RDNA 微架構的 CU 設計改為 2 個 SIMD 32 單元，具備 1 Cycle Issue 執行能力，能有效減低出現單元運算閒置性能，這個改動對遊戲運算性能有明顯的改善。

CU 單一週期可完成 1 筆 Wave 64 指令 

舉例當執行一個 Wave 64 指令，舊有的 GCN 5 的 CU 單元只能填充 1 組 SIMD 16 單元並需 4 個週期才能完成 ，其他 SIMD 都會被閒置，新一代 RDNA 微架構可以將 Wave 64 指令分拆，並填充 CU 單元內的 2 組 SIMD 64 單元，只需 1 個期就能執行完成。

全新 Multi-Level Cache 層級

▲ 全新的 Cache Hierarchy 架構

全新 RDNA 微架構的另一個重大改良是 Cache Hierarchy架構，每個 Graphics Array 新增 1 組 L1 Cache 緩存，容量為 128KB、16-Way 關聯性，整顆 Navi 10 繪圖核心合共擁有 512KB L1 Cache容，每組 L1 Cache緩均設有 4 個 512bit L2/L1 Fabric 連結至 L2 Cache，L2 Cache 緩存擁有 16 個 256KB 分割，每個分割擁有一組 1 個 128bit Infinity Fabric 鏈結至 Memory Controller，更大的 L1 Cache 意味著全新 RDNA 能大幅降低內部存取延遲，提升運算效降及減低單元閒置。

▲ 新增 4 組 128KB L1 Cache 

每個 CU 各自擁有自已一組 L0 Cache，容量為 16KB、32-Way 關聯性，每個 DCU 則共享 1 組 32KB、4-Way 關聯性的 Instruction Cache 及 16KB、4-Way 關聯性的 Scalar Data Cache，為了增取運算並行性，RDNA 微架構 將 L0 Cache 與 ALU 的Load Bandwidth 倍增。

據 AMD 指出全新 Cache 架構令延遲有大幅改善，L0 增加 Load Bandwidth 降低了 21%、全新的 L1 + L2 架構降低 24%，改用 GDDR6 記憶體再降低7%。

追加 Delta Color Compression 技術

除了改良了 Cache Subsystem 及增加 L0 Load Bandwidth 外，全新 RDNA 微架構追加了 Delta Color 色彩壓縮技術，利用無損儲存壓縮方式來降低對記憶體、Rasterizer& RB單元、 L1/L2 Cache 及Display Engine 頻寬的需求量，以提升資料的壓縮比進一步節省頻寬所需，內部有效頻寬在使用後提升了約 5~7%。

AMD Radeon RX 5700 Family Specifications