2019-08-13
【免受故障影響、防範惡意利用?!】
AMD 為 GPU 記憶體指令申請新專利
文: Cherry Kwok / 新聞中心
文章索引: IT要聞 繪圖卡 AMD

近年無論是軟件還是硬件相關的缺陷及安全漏洞頻頻出現,即使製造商已盡能力作出改進及防範,但仍然有一定的困難,而且漏洞的危險程度亦越來越高,為了保護軟硬件的安全,AMD 在日前就提交了一項用於 GPU 產品上的新的專利申請,是一種特別針對 GPU 記憶體指令的保護免受故障所影響。

 

AMD 在最新獲批的「System and Method For Protecting GPU Memory Instructions Against Faults」專利申請文件上提到,圖形處理單元(GPU)已經成為常用於執行通用計算(GPGPU)以及 3D 圖形的節能計算平台,雖然 3D 圖形的可靠性需求目前並非最為重要,但 GPGPU 軟件需要與中央處理單元(CPU)類似的容錯功能,包括強大的故障檢測功能,以防止 GPGPU 代碼中的靜默數據損壞(SDC)。GPU 提供大規模並行機器,其採用大型靜態隨機存儲存器陣列,諸如 ECC 之類的傳統故障檢測機制在這種系統中需要不可忽略的區域開銷,需要低成本的故障檢測機制來降低面積成本。

 

AMD Patents

 

隨著 GPU 的工作電壓持續下降並且接近閾值操作成為控制功率包絡的設計選擇,因此亦需要保護 GPU 上的 on-chip Memories 及 Logic 部份,GPU 的故障保護如伺服器、雲端、Real-time embedded 實時嵌入式等市場領域中尤為關鍵,而 GPGPU 的應用環境中扮演的角色亦越來越重要。

 

AMD 的新專利申請就是為為了保護軟硬件安全,通過保護 GPU 記憶體指令來保護系統免受故障影響。技術原理比較複雜,通過使用系統的"master and slave"設備、操控該指令流並檢查過程中的任何錯誤。

 

AMD Patents

AMD Patents

 

受保護的系統將從設備的請求轉換為 NOP(No Operation) 之類的空操作指令,修改 memory arbiter 記憶體仲裁器,每個時脈週期內發射 N 個主、N 個從全局/共享指令,將主請求發送給記憶體系統,然後使用從請求檢查是否有錯,再將主請求送入 FIFO(先進先出)記憶體緩衝,將從請求保存在寄存器內。然後,比較來自寄存器和 FIFO 緩衝的兩個請求,如果有錯誤就返回重新走一遍,無錯誤才繼續下一步操作。

 

不過,AMD 在提交的專利上沒有提及會在甚麼的設備上使用此方法,而實際上的成效有多大還不清楚,不過可以看到 AMD 也開始注重設備安全,對用家來說將會更有保障,肯定是「百利而無一害」。

 

5700

分享到:
發表評論