2019-12-03
【L2 Cache 大增 400%!!或支援 PCIe 4.0】
Intel Tiger Lake 處理器架構大改
文: Cherry Kwok / 新聞中心
文章索引: IT要聞 處理器 INTEL

Intel 在 2015 年發佈 Skylake 微架構時,就開始在 HEDT 系列處理器中調整其 CPU 的緩存結構,在 Skylake 之後雖然 Intel 已經推出了 Kaby Lake 及 Coffee Lake,基本上這三代都是基於 Skylake 架構的小改款,都由於每代提升都不大,被玩家戲稱為“擠牙膏”,而日前在 Geekbench 曝光的資料,就可以看到 Intel 即將發佈的 10nm Tiger Lake 移動處理器實現新的改進,因此在新的 Tiger Lake 處理器上我們將會看到類似 HEDT 的緩存結構調整,將會對緩存結構進行優化及平衡。

 

回顧一下,Intel 第六代 Skylake 微架構可以算是 Intel CPU 架構過去十年以來最大膽的一次創新,帶來非常大的架構躍升。是自 Sandy Bridge 後另一次最給力的升級,CPU 同時升級架構、工藝及繪圖核心,記憶體同時支援 DDR3 與 DDR4,採用了 14nm 工藝使得 Skylake 在時脈提升、性能增強的同時功耗有了明顯降低,而 FIVR 電壓控制模組則被取消了,電壓的控制也重新回到主機板上。

 

Skylak

Skylak

 

不過,Intel 由於一直受到工藝上的技術困擾,製程的提升不太順利,在 Skylake 推出後,10nm 再一次出現了嚴重困難,Intel 於是將 Tick-Tock 戰略放棄,改為三步走的 Processor-Architecture-optimization 策略(“製程-架構-優化”),所以產品計劃變成了在「製程-架構」後面加入了一個「優化」,所以 Kaby Lake、Coffee Lake 實質上就是優化版的 Skylake 架構的產物。

 

據了解,在 Skylake-X 的 HEDT 處理器中,Intel 減少了 L3 Cache 緩存而增加了低延遲的 L2 Cache 緩存,至於在 Tiger Lake-Y 系列處理器中,Intel 可能會在 L1、L2 及 L3 Cache 緩存上帶來全面改進。以前,移動和桌面 CPU 採用的是相同的緩存結構,但是通過重新設計緩存,Intel 將計劃提高移動 CPU 的效率。

 

Tiger Lake

 

根據 Geekbench 的數據,Tiger Lake-Y 擁有 4 核心、8 線程,而特點就是大大改變了緩存結構,每個核心擁有 1,280KB 的 L2 Cache 緩存,L2 緩存總量達到了 5,120KB,相比前代實現了 400% 的提升,L3 高速緩存也總共增加了 12MB。除此之外除此之外在 L1 高速緩存方面,Intel 已經將 L1 指令高速緩存的大小提高到了 48KB,但是 L1 數據高速緩存仍然是 32KB。

 

Tiger Lake

 

受惠於更大容量的緩存,再輔以合理的層級結構、高速度、低延遲,Tiger Lake 帶來的性能提升絕對會是非常顯著的,無論日常應用還是遊戲都能獲益匪淺。另據此前消息 Tiger Lake 還會支援新一代 LPDDR5 低功耗記憶體,並繼續完整支援 AVX-512 指令集。

 

不過,Tiger Lake 目前只知道有 Tiger Lake-U 系列低功耗版、Tiger Lake-Y 系列超低功耗版,都是針對行動平台的,目前尚不清楚針對桌面的 Tiger Lake 是否也會採用相同的緩存設計。

Tiger Lake 的變化非常大,不僅製程會更新為 10nm 工藝,CPU 架構也升級為Willow Cove,並會採用與獨立繪圖卡同款的第 12 代 Xe 顯示架構,並有望支援 PCIe 4.0 傳輸,預計 Tiger Lake CPU 系列將在 2020 年至 2021 年的某個時間投放市場。

 

Tiger Lake

分享到:
發表評論