Intel 14nm 嚴重短缺、10nm 製程節點延期帶給公司極大的壓力，不過看來 Intel 正努力設法走出困境，Intel CEO Bob Swan 在較早前的公開活動曾表示，公司計劃恢復過去的製程技術的節奏，每 2 至 2.5 年引入全新技術推動下一世代製程，期望將來重新奪回其晶圓製程領導地位。而在本週舉行的 IEEE 國際電子設備會議上，合作夥伴 ASML 就透露了 Intel 未來 10 年的工藝線路圖，除了已知的 10nm 工藝之外，到 2021 年 Intel 就會推出 7nm，而之後則是 5nm、3nm 及 2nm ，到了 2029 年按計劃就會推出 1.4nm。

在 IEEE 大會議上，ASML首席執行官 Martin van den Brink 的主旨演講中，他概述了他們對流程技術未來的願景。Martin van den Brink 強調了一些關鍵的技術，包括 ASML 自己的 EUV 及 high-NA EUV 機器。同時， Martin van den Brink 展示的一個有趣的幻燈片是關於 Intel 工藝的未來發展方向，並指出此幻燈片 Intel 自己在 9 月的光刻會議上曾經展示過。

當 10nm 工藝技術在生產過程中遇到主要的良率問題時，Intel 自己的工藝技術路線圖就嚴重偏離了軌道。Intel 現在才開始加速10nm，並進入2020 年，與台積電相比，其陷入了困境。在他的主題演講中，Martin van den Brink 證實了 Intel 今年早些時候重新迭代的內容，即他們將試圖回到 2 至 2.5 年的製程節奏。

在線路圖上，幾乎每個環節都涵蓋了 7nm、5nm 及 3nm 工藝。Intel 預計其製造工藝節點技術將以兩年迭代一代的速度發展，從2019 年的 10nm 到 2021 年的 7nm EUV、然後到 2023 年的 5nm、2025 年的 3nm、2027 年的 2nm 以及 2029 年的1.4nm。

1.4nm 工藝是首次在 Intel 的幻燈片上出現，因此這可以確認 Intel 發展的方向，如果 1.4nm 表示實際的尺寸，那就相當於 12 個矽原子。

值得一提的是，今年 IEDM 上的一些演講使用的是所謂的“ 2D自組裝”材料，其尺寸大約為 0.3nm，這麼小的尺寸並不新鮮，但對於矽而言很新鮮。

正如 Intel 之前所說，在每個過程節點之間，將有迭代的 + 及 ++ 版本，以便每個製程節點的性能得到提升。唯一的例外是 10nm，它已經在 10+ 上了，因此我們將在 2020 年及 2021 年分別看到 10 ++ 及 10 +++。Intel 認為，他們可以保持每年更新的速度，但也有相同的團隊確保一個製程的流程節點可以與另一個製程節點平滑演進。

這張幻燈片中有趣的元素是提到了反向移植。這是設計晶片時需要考慮一個節點的能力，由於新的節點可能推遲，可以在同一時間範圍內在較舊的“ ++”版本的處理節點。儘管 Intel 表示他們正在將晶片設計從工藝節點技術中分離出來，但在某個時候，必須要承諾採用工藝節點才能開始在矽片中進行佈局。那時，流程節點過程已被鎖定，尤其是在進行掩膜創建時。

幻燈片中顯示了 Intel 將允許任何一代 7nm 設計可以反向移植到 10 +++，任何一代 5nm 設計都可以反向移植到 7 ++，然後從 3nm 移植到 5++，2nm 至 3 ++ 等。有人可能會質疑說，此路線圖可能對日期沒有嚴格要求。我們已經看到 Intel 的 10nm 製程花了很長的時間，因此希望 Intel 以每年一次的更新進度和兩年一代的節點演進的節奏進行發展，節點似乎是一種非常樂觀和積極的策略。

請注意，這並不是第一次涉及 Intel 的反向移植硬件設計的表述。由於目前 Intel 10nm 製程技術的推遲，廣泛流傳著 Intel 未來的某些CPU 微體系結構設計最初是為 10nm（或10 +，10 ++）而設計，但最終可能會採用更加成熟的 14nm 工藝。

通常，隨著流程節點的發展，每個製程節點將有不同的團隊。該幻燈片指出，Intel 目前正在開發其 10 +++ 優化以及 7nm 系列。這個想法是，“ +”更新從每一代的設計角度都能進行改進，而數字代表了整個節點的性能。有趣的是，我們看到 Intel 的7nm基於10 ++，在將來，Intel 的5nm 將基於 7nm 設計，3nm 來自 5nm。毫無疑問，每個 + / ++ 的某些更新某化將在需要時應用到將來的設計中。

在此幻燈片中，目前 Intel 處於定義 5nm 的階段。在本屆 IEDM 會議上，關於 5nm 的討論很多，因此其中一些改進（例如製造、材料、一致性等）最終將最終以 Intel 的 5nm 工藝結束，這取決於與之合作的設計公司（歷史上是應用材料公司（ASML））。

▲ 目前，Intel 的工藝發展 vs 台積電的工藝發展

值得注意的是，5nm 被列為 2023 年的節點，大約在 ASML 開始銷售其“高 NA” EUV 機的時候，以幫助在製造過程中更好地定義路徑。暫時仍不確定 High NA 是否會在 5nm 或 3nm 處攔截，假設 Intel 的此路線圖的日期正確且 Intel 能夠堅持下去，但這是需要考慮的問題。

Intel 目前處於“尋路”模式，超越 5nm，即 3nm / 2nm / 1.4nm。與往常一樣，Intel 一直在考慮新材料、新的晶體管設計等。在 IEDM 會議上，亦可以看到了很多關於全柵晶體管的討論，無論是 nm 納米片還是 nm 納米線，隨著 FinFET 發揮到極致，毫無疑問將看到其中的一些新技術及產品。

台積電在其 5nm 工藝（相當於 Intel 的 7nm）中仍使用 FinFET，因此，如果我們看到 nm 納米片之類的東西，然後 nm 納米線（甚至混合設計）進入 Intel 的製造堆棧，我也不會感到驚訝。

總而言之，外界仍然很高興看到 Intel 仍然致力於在可預見的未來，以雄心勃勃的路線圖推進摩爾定律，不過 Intel 能否按照這一路線圖執行，還有待觀察。