目前，96 層堆疊的 3D NAND Flash 已經普遍應用於市場中，至 2020 年更將進入128 層堆疊，不過層數越多製造難度亦會增加，而且還要在每個單元內容納更多的儲存電位，會使得製造難度與生產良率更有挑戰性，因此 NAND Flash 廠商就需要尋求新的突破。日前，Kioxia Corporation 鎧俠株式會社宣佈開發出創新的儲存單元結構“Twin BiCS FLASH”，是一種新的半圓形單元設計，在縮小單元尺寸的同時亦可以擁有更多位，達至儲存密度提升，這種設計將有望超越 4-bit ( QLC ) 的儲存裝置。

3D NAND Flash 技術通過增加單元堆疊層的數量以及實現多層堆疊沉積和高深寬比蝕刻，以每位低成本實現了高位密度。近年來，隨著單元堆疊層的數量超過 100+ 層，在蝕刻輪廓控制、尺寸均勻性及生產率之間進行權衡取捨變得越來越具有挑戰性。

為了克服這個問題，Kioxia 通過在常規圓形單元中分割柵電極以減小單元尺寸（與常規圓形單元相比），開發了一種新的半圓形單元設計，從而可以在較少數量的單元層上實現更高的儲存密度。

全新 “Twin BiCS FLASH” 單元的設計中採用 Floating Gate 浮柵電荷儲存層代替 Charge Trap 電荷陷阱型電荷儲存層，然後將原本呈圓形的單元一切為二，形成了新的半圓形單元，這種新的單元結構增大了對單元進行編程時的窗口，同時單元的大小還要比用原來的電荷陷阱式單元還要來的小。總的來說，新的技術可以減少電子洩漏，保證了在更高密度下面的單元穩定性，同時利用曲率效應提高 NAND Flash P/E 編程/擦除過程中的性能。

經 Kioxia 的實證，具有卓越的編程/擦除特性的半圓形 Floating Gate 單元可望在較小的單元尺寸下獲得相對緊密的 QLC Vt 分布。此外，在 low-trap Si channel 的整合使每個單元可以更優於 QLC（4bit/cell），例如，如上圖所示的 PLC （5bit/cell）五層單元，這些結果證實，半圓形 Floating Gate 單元是追求更高 bit 位元密度的可行方案。

展望未來，Kioxia 將會致力於 NAND Flash 創新的研發工作，並會持續為 Twin BiCS FLASH 進行開發及優化，實現更高密度、更大儲存容量的產品。