AMD 自 2017 年推出 Zen 架構後可以說氣勢如虹，尤其是基於 7nm 工藝製程的 Zen 2 架構，讓 Ryzen 3000 系列處理器比上代性能大幅提升，目前已知 AMD 將會在今年發佈新一代的 Ryzen 4000 系列，最新的消息指 AMD 的下一代 Zen 3 構架將會採用全新的核心設計，目標是讓 Zen 3 構架的 IPC 性能相比目前的 Zen 2 再提升 10~15%，同時 L3 Cache 緩存更會翻倍。

從研發角度來看，第一代 7nm 工藝配合 Zen2 架構已為 AMD 在桌面平台上完美打造出 Ryzen 3000 系列處理器，根據 AMD 的路線圖，今年就會推出 Zen3 架構處理器，不過 Zen 3 架構在核心設計將會作出較大的改動。

首先，Zen 3 構架雖然依舊採用 Zen2 的 Chiplets 設計，即 CPU die 及 I/O die 是分開的，不過新、舊架構設計上是有分別的，Zen 2 架構單個 CCX 包含 4 核心、8 線程，再由 2 個 CCX 組合成 8 核心、16 線程的單一 CCD，而新的 Zen 3 單個 CCX 將會提升至 8 個核心，即代表如果 AMD 願意的話，基於 Zen 3 架構的處理器將可以進一步實現雙倍的核心數，AMD 未來就可以考慮再增加 CCX/CCD 的組合去研發出更多核心的桌面級 Ryzen 處理器，但是 Ryzen 4000 上會否再提升核心數仍是未知之數。

▲Zen 2 架構 CPU 核心採用的 CCX、CCD 設計

另一個大改進就是 Cache 緩存部份，Zen 2 架構 Ryzen 處理器中單 CCX 擁有 16MB L3 Cache，2 組 CCX 就會 32MB L3 Cache，不過 2 組 CCX 之間的 L3 Cache 是不能共用，若果某些程式僅支援 4 個或更少的核心，就會出現 1 組 CCX 的 16MB L3 Cache 完全被使用，而另一組 CCX 中的 16MB L3 Cache 就會閒置，基本上即使是有 32MB 亦只用上一半出現浪費的情況。

▲Zen3 架構 L3 Cache 緩存已由 2 組 16MB 合併成 1 組 32MB 容量

在 Zen 3 架構中 AMD 不僅將單個 CCX 提升到 8 個核心，同時單一 CCX 中的 L3 Cache 緩存已翻倍為 32MB 容量，同時單個 CCD 將只含有一個 CCX，不會再出現 L3 Cache 閒置浪費的問題，而在單核性能要求較高的程式就會進一步增強處理器的運算效率，亦將解決同一 CCD 上跨 CCX 訊號的延遲。

受惠於 L3 Cache 雙倍提升，Zen 3 架構即使在沒有增加額外晶體管的情況下亦可以提升 IPC 性能，由 Zen 架構過渡到 Zen2 架構帶來了 18% 的 IPC 增長，新消息則認為 Zen 3 架構的 IPC 性能提升為 10%~15% 左右，同時 Zen 3 可能不會搭載傳聞中的 SMT4 技術，AMD 將仍然會保持現有的單核雙線程配置。

除 Zen 3 之外，爆料的 Adored TV 在還提及到 Zen 4 架構的少量資料，例如每個核心將會有 1 MB 的 L2 Cache 緩存、支援 AVX-512 指令集，同時在升級 5nm 工藝節點將會帶來更進一步的 IPC 性能增長幅度，而在換上新 Socket 的 Ryzen 5000 及第 4 代 EPYC Genoa 處理器上有望實現更多新功能，讓人非常期待。