2020-11-05
IPC 大勝、Zen 3 微架構登場
AMD Ryzen 9 5900X / 5950X 處理器評測
文: John Lam / 評測中心


AMD 正式發佈全新 Ryzen 5000 系列處理器,採用 TSMC 7nm 制程、核心代號為「Vermeer」,升級全新 Zen 3 微架構、相較上代性能平均提升達 19%, AMD 不單止以核取勝,今代 IPC 性能更完全壓倒 Intel,並成功奪走最強 Gaming CPU 頭銜。HKEPC 編輯將分析 Zen 3 微架構的改動,並找來全新 Ryzen 9 5900X、Ryzen 9 5950X 處理器,與 Intel Core i9-10900K 作效能對比測試。



經改良的 Cache Subsystem 架構

 

為進一步提升處理器吞吐量,AMD Zen 3 微架構針對 Cache Subsystem 作出了不少改良,更高的 Load/Store Bandwidth,更大的使用彈性,改良記憶體子系統的依存偵測,更大的 Cache Subsystem 結構與更佳的資料預取,盡量填充 Execution Engine 減低閒置及延遲。 

 

Zen3

▲ AMD Zen 3 微架構的 L1 Data Cache 設計

 

 

全新 Zen 3 微架構 L1 Data Cache 容量保持 32KB、同樣為 8-Way 關聯性,Load Queue 單元保持 72 個 Out of Order 無序載入隊列,最高可提供 3 Load per Cycle (INT) 及 2 Load per Cycle (FP) ,Store Queue 單元則設由上代 48 個增至 64 個儲存隊列,每個週期最高可處理 2 Store per Cycle,相較上代緩存讀寫吞吐量提升了 1倍。

 

 

Zen3

 

 

此外,Zen 3 微架構提供了更快的短字串資料拷貝,改良了 L1 Cache 頁面之間的預取延遲,同時降低了 Store to Load 預測分支單元的載入延遲,同時擁有更快的 512KB、8-Way L2 Cache,同時與 L1 Instruction Cache 之間提升至雙向 32Bytes per Cache,能降低 Prefetch Throttling 問題令緩存性能有所提升。

 

 

 

統一的 L3 Cache 與 CCX 設計

 

AMD Zen 3 其中一個重大改動是 SoC 架構設計,與上代 Zen 2 ( Matisse) 微架構的 8 核心 CCD 晶片是由 2 個 CCX 模組構成,每個 CCX 模組擁有 4 個核心並共享 16MB L3 Cache,Zen 3 (Vermeer) 則改為單一 CCX 模組設計,CCX 模組具備 8 核心並共享 32MB L3 Cache,此一改動可消除不同 CCX 之間 Core to Core 及 Core to Cache 的讀取延誤。

 

 

Zen3

 

 

為改為單一 CCX 模組設計,AMD Zen 3 微架構加入了全新的 Ring Bus 架構,讓 Core to Core 及 Core to Cache 可以直接透過 Ring Bus 溝通,這設計與 Intel Core 微架構十分類似,雖然 Zen 2 與 Zen 3 的 CCD 同樣具備 32MB L3,但實際上 Zen 2 的 CPU Core 僅可直接存取為 16MB L3,Zen 3 的 CPU Core 則可以直接取為 32MB L3,這對於遊戲及記憶體敏感的程式來說,性能提升會非常明顯。

 

據 AMD 白皮書指出,AMD 針對 Zen 3 的 SoC 架構改良,在 1080p 遊戲性能相較上代提升了接近 26%,如果是執行對 CPU 運算敏感的遊戲,例如是 League of Legends、Counter-Strike、Global Offensive 及 PUBG 等等,遊戲性能甚至會出現 40 ~ 50% 成長。

 

 

發表評論