2021-05-26
TSMC 3nm 制程第三季進行風險試產
密度 +70%、性能 +15%、功耗 -30%
文: Matthew Chan / 新聞中心
文章索引: IT要聞 IT港聞 半導體 TSMC

綜合外電報導,TSMC 台積電 3nm 制程工廠建設進展順利,將會在第三季正式進入風險試產,如果順利的話將會於 2022 年大規模量產 3nm 晶片,TSMC 將在晶圓代工技術上保持領導優勢。

 

據了解,無論是 TSMC 或是 SAMSUNG,半導體制程均已推進至 3nm 級別,技術研發基本上已完成,剩下來是產能和良率問題了,但 2nm 制程將會是 TSMC 的重大挑戰,因為 SAMSUNG 提早在 3nm 制程中導入 GAA 環繞閘極工藝,TSMC 做法則比較保守,選擇在 2nm  制程才導入 GAA 環繞閘極工藝,所以 2nm 對 TSMC 來說將會是一次重要的技術世代。

 

與 5nm 制程相比, TSMC 3nm 的電晶體管密度提升70%,性能提升 15% 或者功耗降低 30%,表現相當出色。

 

此外,TSMC 表示他們在 EUV 光源技術獲得突破,光源可達350W,未來可以用於 1nm 制程,早前更與國立台灣大學 NTU、美國麻省理工學院 MIT 聯手合作成功研發出「二維材料」 (2D atomic channels) 將會是取代「矽」的新興半導體,結合半金屬「鉍」後,「二維材料」能達至極低的電阻,甚至接近量子極限,將有助實現 1nm 或以下制程,作為未來半導體領域的新出路。

 

 

TSMC

分享到:
發表評論