AMD 24 日於 Standford University 大學舉行的 Hot Chip 21 研討會中，透露了代號為 Magny-Cours 的 12 核心處理器的微架構設計，將採用 Multi-Chip Package 技術，把兩顆六核心封裝在同一顆處理器上，同時將改良記憶體廣播技術減低記憶體延遲的出現。

AMD 資深微架構研究員 Pat Conway 指出，即將於 2010 年推出的 12 核心 Opteron 處理器 Magny-Cours 將會採用 45nm 制程，它是由兩顆六核心 Istanbul 所組成，並透過 Multi-Chip Package 技術封裝在同一顆處理器上，情況如同 Intel Core 2 Quad 一樣，但不同的是 Magny-Cours 兩顆核心是採用 Hyper-Transport 3.0 通訊協定直接連繫，而不需要像 Intel 採用 FSB 技術，中間要通過北橋晶片大大拉高了延遲值。

由於制程的進步讓單一 Socket 支援 12 核心，因此 4 Way 系統將可以提供 48 核心的強大運算能力，在同一體積下運算能力將大幅提升一倍。

微架構設計方面， Magny-Cours 仍基於現有的 K10 微架構，每一個 Die 擁有六顆核心，每顆核心擁有 512KB L2 Cache 並共享 6MB L3 Cache ，再透過 Hyper-Transport Ports 連接另一顆核心。此外， Magny-Cours 支援 HT Assist 技術，處理器的記憶體定址資料可存於 L3 Cache 中，約佔 1MB 記憶體空間，儲存記憶體系統的定址資料，此舉將減少記憶體系統所出現的延遲，由 120ns 減少至只有 50ns ，但 L3 Cache 容量減少將有機會減低命中率，不過 Pat Conway 表示 HT Assist 對命中率並不明顯。

最後， Pat Conway 透露將在 Opteron 處理器中加入類似 Intel Hyper-Threading 的技術，但效果將進一步被強化，相信將會在下一代微架構 Bulldozer 中出現。