代號「 Isaiah 」 也代表 VIA 對這顆處理器的期望

在處理器雙雄不太積極入侵 Embedded 市場時， VIA 憑著低功耗表現存活於這片被稱為藍海的工業應用市場上，不斷積極推出 Mini-ITX 、 Pico-ITX 等細少的 Form Factor 產品，雖然效能無法與主流處理器相比，但卻成為不少 Embedded 應用的最佳選擇。但在互聯應用、 M2M 概念及 Embedded 市場不斷擴大後，再加上新興市場 Netbook 的出現，處理器雙雄亦開始積極推出低功耗處理器，這片藍海開始變成血紅色， VIA 必需要自強以抗衡對手。

面對 Intel 基於 Pentium 架構所開發的 Atom 低功耗處理器，核心代號為「 Esther 」的 VIA C7 處理器雖然擁有優秀的功耗表現，在工業控制市場上仍能與 Intel Atom 處理器平分秋色，但在 UMPC 及 Netbook 市場上卻出現了效能上的差異， VIA C7 無法取得廠商及用家的青睞，必需推出全新微架構處理器以扭轉劣勢。

面對人「財」頂盛的處理器雙雄， VIA 一個不到 100 人的頂尖設計團隊，完成了核心代號為「 Isaish 」、全新 VIA Nano 處理器。 VIA 是一家以基督教為本的公司，因此所推出的處理器其代號均以聖經中的先知命名，「 Isaish 」源自新約聖經人物以賽亞，以賽亞書中心思想是「神所造而墮落的全宇宙，得以復興並終極完成為新天新地，直到永遠」。

這顆處理器代號「 Isaish 」有著破釜沈舟的意思，「以賽亞書」其中心思想包含了整本聖經的大慨，特別是新約聖經中可說是重要的，亦反映 VIA 對 Nano 處理器的期望。

VIA Nano 處理器採用 OoOE MicroArchitecture

VIA Nano 2000 系列處理器

被喻為 VIA 未來的希望， VIA 首代「 Isaiah 」微架構產品於 2008 年 5 月 29 日正式發佈，命名為 Nano 2000 處理器系列，將鎖定主流 PC 市場和新類型應用設備，包括了 MID 、 UMPC 及低價 PC 市場。

全新「 Isaiah 」 微架構是 VIA 首款採用 Superscalar Speculative Out-Of-Order  的微處理器，相比上代 VIA C7 處理器與 Intel Atom 處理器的 In-Order 架構，可以藉由排程機制決定那些指令可以提早執行，處理器可以不用順序執行，以防止部份指令所需 DATA 尚未完成造成延遲。

現時主流的處理器大部份均採用 Out-of-order 設計，由於設計相對複雜，晶片大小及功耗相對提升，對於 VIA Isaish 微架構鎖定主流 PC 市場和新類型應用設備，包括了 MID 、 UMPC 及低價 PC 市場來說，對於資源有限的 VIA 來說絕對是重大挑戰，雖然效能上會較 Intel Atom 和自家的 VIA C7 處理器優秀。

對於上代 VIA C7 處理器與 Intel Atom 處理器擁有 2 個 ALU ，新一代 VIA Isaiah 擁有 3 個 ALU ，每個週期可執行 3 個完整的 x86 指令，並支援 Micro-ops 技術，每個週期最高支援 3 組 Micro-ops 指令。在 Out-Of-Order 情況下， VIA Isaiah 擁有 7 個執行埠可同時處理 7 個 Micro-ops 指令及收回 3 個 Micro-ops 指令。

VIA Nano 處理器內部單元圖解

經強化的 Branch Prediction 機制   全新的 Cache Subsystem

VIA 「 Isaiah 」 微架構同時也改善了 Branch Prediction ，在兩個不同的 Pipeline Stage 上合共擁有 8 個 Predictors ，在 Fetch Pipeline Stage 擁有 3 個 Predictors ，可按照條件變化作分支預試，當這些 Predictors 在 Fetch Pipeline Stage 沒有被作用，將可用於 Translate Stage 作為 overflow Predictor 或一般的 Predictor 。

VIA Isaiah 微架構擁有 16-Way associative 128KB L1 Cache ，其中 64KB 為 Instruction Cache 、 64KB 為 Data Cache ，並擁有 Store Q 及 WC Buffer 。 L2 Cache 方面，採用 16-Way set associative 1MB 容量，與 AMD 一樣擁有 Exclusive 設計，即不會與 L1 Cache 內容重疊以提升 L2 Cache 的有效容量，間接令命中率提升。

為提升 data-prefetch 效能， VIA 特別加入了 64-line Prefetch cache 取代直接於 L2 Cache 讀取，這個機制可以有效改善 L2 Cache 在細碎資料的命中率，尤其是有效時間甚短的 Prefetched Data 。

強化 Floating-Point 執行效率

VIA 「 Isaiah 」 微架構亦進一步改善了 Floating-Proint 效行效能，每個週期可同時運算 4 個減法及四個乘法，任何格式的加法包括 SP 、 DP 、 DE 、 Packed 及 Scalar 均可在兩個週期內完成，而乘法則可以在 3 個週期內完成 SP 格式、 4 個週期內完成 DP 及 DE 格式。

此外， SIMD Integer 指令提升至 128bit 寬度，令 VIA Isaiah 微架構可以在一個週期內完全一組 SSE3 指令。

針對 Embedded 而生的 VIA Padlock 保安技術

針對 Embedded 市場需求， VIA Isaiah 微架構承繼了 C7 的 Padlock 保安引擎，這是一個硬體保安運算技術，加入 4 種強大的安全功能，提供強大的軍事級別保護。支援安全混編運算包括 SHA-1 和 SHA-256 規格，加密速率最高達 5 Gb/s ，要能夠破解 SHA-1 需要消耗數千台電腦同時工作十年，要攻破 SHA-256 幾乎是不可能的事。

VIA Nano 處理器同時亦支援 AES 256Bit 加密，包括 ECB 、 CBC 、 FB 和 OFB 模式，最高可達加密速率最高達 25Gb/s ，當今在世界範圍內暫時沒有任何駭客能破解 AES 。內建蒙格馬利乘法器，可提高提高 RSA 公共金鑰演算法的加密速度，是協助資訊加密的必備工具，能夠通過即時加密的資訊流持續交流，這種交流方式常見於通過語音 IP 、視訊會議及與固定辦公網路用作公開金鑰運算。

內建兩組亂數生成器，擁有每秒 1600K 到 20M 的速度生成無法預測的亂數，這些亂數可用于金鑰生成和加密的過程，以降低駭客竊取保護資訊的統計學可能性。

功耗成為 VIA Nano 處理器的最大阻礙

相較 VIA C7 處理器的省電表現，採用 Superscalar Speculative Out-Of-Order 的 VIA Nano 處理器，功耗成為了 VIA Nano 處理器的最大阻礙，儘管 VIA 已在設計「 Isaiah 」微架構時加入了 C6 省電莫式，基本上整顆處理器均處於停止狀態， Cache 內的資料會被清空並存放於系統記憶體、核心電壓亦會關閉，令處理器省電達至最大化。

為了進一步提升電池續航力， VIA 在 Nano 處理器加入了 Adaptive PowerSaver 技術為省電模式進行最佳化， Intel Atom 處理器在調整 P-state 時需要停止運算作切換，需要浪費一至兩個運算週期，而 VIA Iasiah 微架構則可以在切換的同時不需要停止運算，這對於需要經常切換 P-State 的 Mobile 平台，支援 PowerSaver 的 VIA Nano 將大幅減少運算週期不必要的浪費，擴大 VIA 的節能表現。

儘管 VIA 已經努力為減低 Nano 處理器功耗，作出了極大的努力，但受限 Out-Of-Order 功耗較高及 Fujitsu 先進的 65nm 製程技術在節力表現上不及 Intel 45nm 制程， VIA Nano 處理器出現時脈上的瓶頸，體質較好的晶片會用作 Nano U2000 家族，最高時脈為 1.3GHz 、最高 TDP 為 8W ，主流的 Nano L2000 家族最高時脈為 1.8GHz ，最高時脈為 25W ，與主流 NB 處理器相約，在性能功耗比表現上並不理想。

因此大部份 Embedded 應用還是會選擇 VIA C7 處理器或是 Intel Atom 處理器，而 Netbook 市場亦因此電池續航力問題及售價問題， VIA Nano 2000 家族銷情亦未如理想。