AMD申請小芯片專利：RDNA3要多芯封裝、暴力堆核
隨著半導體工藝、芯片規模的限制越來越大，傳統的單個大芯片策略已經行不通，chiplet小芯片成為新的方向，AMD無疑是其中的佼佼者，銳龍、線程撕裂者、霄龍三大產品線都在踐行這一原則，並且取得了不俗的效果。現在，AMD要把這一策略延續到GPU顯卡上了。
2020年的最後一天，AMD向美國專利商標局提交了一項新專利，勾勒了未來的GPU小芯片設計。
[img]http://img1.mydrivers.com/img/20210102/s_735a1c85629740c09429e9f2a43247e8.png[/img]
chiplet小芯片，AMD已經玩兒得很溜
AMD首先指出，傳統的多GPU設計存在諸多問題(包括AMD自己的CrossFire)，比如GPU編程模型不適合多路GPU，很難在多個GPU之間並行分配負載，多重GPU之間緩存內容同步極為複雜，等等。
[b]AMD的思路是利用「高帶寬被動交聯」(high bandwidth passive crosslink)來解決這些障礙，將第一個GPU小芯片與CPU處理器直接耦合在一起(communicably coupled)，而其他GPU小芯片都通過被動交聯與第一個GPU小芯片耦合，而所有的GPU小芯片都放置在同一個中介層(interposer)之上。[/b]
這樣一來，整個GPU陣列就被視為單獨一個SoC，然後劃分成不同功能的子芯片。
傳統的GPU設計中，每個GPU都有自己的末級緩存，但為了避免同步難題，[b]AMD也重新設計了緩存體系，每個GPU依然有自己的末級緩存，但是這些緩存和物理資源耦合在一起，因此所有緩存在所有GPU之間依然是統一的、一致性的。[/b]
聽起來很難懂對吧？確實如此，畢竟一般在專利文件中，廠商往往都會故意隱藏具體設計細節，甚至可能存在一些故意使之難以理解、甚至誤導的描述。
AMD沒有透露是否正在實際進行GPU小芯片設計，但[color=#ff0000][b]早先就有傳聞稱，下一代的RNA3架構就會引入多芯片，這份專利正提供了進一步佐證。[/b][/color]
可以預料，RDNA3架構如果真的上小芯片設計，核心規模必然會急劇膨脹，一兩萬個流處理器都是小意思。
AMD也不是唯一有此想法的人。Intel Xe HP、Xe HPC高性能架構就將採取基於Tile區塊的設計，今年晚些時候問世，直奔高性能計算、數據中心而去。
NVIDIA據說會在Hopper(霍珀)架構上採用MCM多芯封裝設計，而在那之前還有一代「Ada Lovelace」(阿達‧洛夫萊斯)，有望上5nm工藝，並堆到多達18432個流處理器。
[img]http://img1.mydrivers.com/img/20210102/s_738255ab221d43bc8e5528f3b368c700.png[/img]
[img]http://img1.mydrivers.com/img/20210102/s_4cb72a905fbd41f9b4a151609793e2cf.png[/img]
[img]http://img1.mydrivers.com/img/20210102/s_997a358c9d424fd5af6c8470590a3167.png[/img]
[img]http://img1.mydrivers.com/img/20210102/s_d11fa631da45436e9976e148ca8f8e5a.png[/img]
[img]http://img1.mydrivers.com/img/20210102/s_62817abba008468290c229f37844d486.png[/img]
[img]http://img1.mydrivers.com/img/20210102/s_3f14063ab2344c98bd4529a8dbc4d510.png[/img]
https://news.mydrivers.com/1/732/732826.htm 真正堆料play，希望佢work 唔知Amd 多核心專利左後，Nvidia 以後賣gpu 每張是否都要比專利費給amd?
係就好睇啦！ 一山不能藏二虎！ 唔比專利就分途發展,一個小芯片集合,一個大芯,有競爭大家先有平野用 sw支持到先至得架。 照 fig.4 & 5 睇會似Zen1 multichip design (mem cltr per chip)
咁問題會落喺Memory layout/Cross chip bandwidth/latency
仲有就係會唔會出512bit(128x4 or 256x2) memory bus...PCB走線成本/穩定性 [quote]照 fig.4 & 5 睇會似Zen1 multichip design (mem cltr per chip)
咁問題會落喺Memory layout/Cross chip ba ...
[size=2][color=#999999]antlee 發表於 2021-1-6 15:01[/color] [url=https://www.hkepc.com/forum/redirect.php?goto=findpost&pid=40063696&ptid=2601739][img]//i.hkepc.net/forum/common/back.gif[/img][/url][/size][/quote]
出番HBM2:good: 逆襲既開始 [quote]照 fig.4 & 5 睇會似Zen1 multichip design (mem cltr per chip)
咁問題會落喺Memory layout/Cross chip ba ...
[size=2][color=#999999]antlee 發表於 2021-1-6 15:01[/color] [url=https://www.hkepc.com/forum/redirect.php?goto=findpost&pid=40063696&ptid=2601739][img]//i.hkepc.net/forum/common/back.gif[/img][/url][/size][/quote]
我都覺得係。每個memory controller連住Fnfinity Cache再連住Infinity Fabric。如果4*256 bit bus，bandwidth應該有啲睇頭。係驚IF latency。 玩到咁發熱耗電又繼續升:haha:
不如搞新規格唔好再用插卡型式, 類似cpu咁晶片直插底版
頁:
[1]