作者: Puff 時間: 2010-11-22 18:45 標題: Probably the King of Single GPU Cards: AMD Radeon HD 6970
本帖最後由 Puff 於 2010-11-22 19:03 編輯
Source: http://www.chiphell.com/thread-140791-1-1.html
重點1: 高 TessFactor 下 Tessellation 比 5870 都有兩倍的增長
重點2: 一大堆大 TBD :0)
6900 Series Architecture
Dual Graphics Engine (之前 6 GE 傳聞假的?)
Tessellation Performance
New Design in Stream Cores
有等於無既 Specification
新既 EQAA
能源管理改進
作者: Puff 時間: 2010-11-22 18:51
本帖最後由 Puff 於 2010-11-22 19:07 編輯
Notice: 之前 6 Graphics Engines 傳聞同 1920SPs/96TMUs 有待觀察
果張 Slides 是假的。作者: zcbcz 時間: 2010-11-22 19:07
賣幾錢
作者: vcfirstben 時間: 2010-11-22 19:30
提示: 作者被禁止或刪除 內容自動屏蔽
作者: vcfirstben 時間: 2010-11-22 19:34
提示: 作者被禁止或刪除 內容自動屏蔽
作者: phenomX4 時間: 2010-11-22 19:51
EQAA...
個AA有EQ?
vcfirstben 發表於 2010-11-22 19:30
咁得意?
遲D可能出IQ AA, 皇牌IQ AA,DHAA等等
作者: Ksec 時間: 2010-11-22 19:53
6800 係 5 系既改良版。
唔通 6900 係真正既 Northern island??
作者: Ksec 時間: 2010-11-22 19:57
多小小圖。。
http://forums.vr-zone.com/news-a ... 75-69xx-slides.html
作者: vcfirstben 時間: 2010-11-22 20:47
提示: 作者被禁止或刪除 內容自動屏蔽
作者: lcska02nkc 時間: 2010-11-22 20:54
提示: 作者被禁止或刪除 內容自動屏蔽
作者: s 時間: 2010-11-22 20:57
提示: 作者被禁止或刪除 內容自動屏蔽
作者: s 時間: 2010-11-22 21:21
提示: 作者被禁止或刪除 內容自動屏蔽
作者: Puff 時間: 2010-11-22 22:20
yes, 直接30SE 分96TU 係除唔盡
除非額外加多層, 將30SE分做6 groups of blocks
但呢幾張slide 即係代表 ...
s 發表於 2010-11-22 20:57
Something like this:
但係...... 從 GPGPU Computing 角度睇，唔係一組 SIMD 一組 "Fetch Unit" 更好咩？
作者: s 時間: 2010-11-22 22:55
提示: 作者被禁止或刪除 內容自動屏蔽
作者: vcfirstben 時間: 2010-11-22 23:02
提示: 作者被禁止或刪除 內容自動屏蔽
作者: mlyu 時間: 2010-11-22 23:04
Something like this:
但係...... 從 GPGPU Computing 角度睇，唔係一組 SIMD 一組 "Fetch Unit" 更好咩 ...
Puff 發表於 2010-11-22 22:20
而家幾多個 fetch unit?
唔係好睇得明張圖
同埋 AMD 用 VLIW, 同 NV 用 SIMD 有o的唔同
作者: Puff 時間: 2010-11-22 23:04
本帖最後由 Puff 於 2010-11-22 23:23 編輯
自家製
-----
都唔知佢fetch unit 既 capacity, latency, cost (transistor count)
好難就咁下評斷 ...
s 發表於 2010-11-22 22:55
咪等於 Texture Units 既 Capacity, Latency 同 Cost
Texture Units act as Fetch Units, according to AMD's diagram.
另一樣有趣既野係，今次寫到明 2 DP MUL/ADD per clock。
相比起 Cypress，DP Multiply 由 1 DP:4 SP 增長到 1:2。
係咪意味左 D 乜野呢？
P.S. 發佈果佈果幅 Cypress 彩圖又係呃人，睇佢個 OpenCL Presentation 寫係 1 DP MUL/MAD per clock.
作者: mlyu 時間: 2010-11-22 23:05
睇o黎 6800 係煙幕
6900 先開始o黎料....好似學 intel 咁 tick-tock
作者: cyy 時間: 2010-11-22 23:20
回復 6# phenomX4
一睇落去似係奶粉多...,but其實我唔知係咩黎...未研究到咁深
作者: s 時間: 2010-11-22 23:28
提示: 作者被禁止或刪除 內容自動屏蔽
作者: s 時間: 2010-11-22 23:43
提示: 作者被禁止或刪除 內容自動屏蔽
作者: Puff 時間: 2010-11-22 23:47
本帖最後由 Puff 於 2010-11-22 23:54 編輯
hah, 乜有句咁重要既statement?
我岩岩再睇多次都見唔到
的確, 應該唔會玩乜鬼6組每組分別5SE既架構
所以 ...
s 發表於 2010-11-22 23:43
佢唔係 Texture Unit 仲可以係乜
Anyway, if still 1SIMD:1TexQuad, Cayman XT will have 120 TMUs. WOW
---
http://developer.amd.com/gpu_ass ... itecture_201003.pdf
Page 58
作者: willy930 時間: 2010-11-22 23:51
本帖最後由 willy930 於 2010-11-22 23:57 編輯
回復 Puff
Dual Graphics Engine係咩泥嫁ching??
lcska02nkc 發表於 2010-11-22 20:54
Basically 2 polygon set up engines.
[Aside]
If you have paid attention to previous Barts structure block, and compare with Cayman structure block, you will notice the following.
68x0 (Barts) has 1 set up engines, 2 thread dispatchers.
69x0 (Cayman) has 2 set up engines, 2 thread dispatchers.
AMD's way of improving tessellation performance.
[/Aside]
作者: SuperAguri 時間: 2010-11-22 23:52
張卡比我想像中短左 !
作者: s 時間: 2010-11-23 00:13
提示: 作者被禁止或刪除 內容自動屏蔽
作者: Puff 時間: 2010-11-23 00:17
本帖最後由 Puff 於 2010-11-23 00:21 編輯
page 58 係證明Cypress 得1 DP MUL per clock?
你會唔會覺得係typo 呢?
佢可以2 DP ADD per clock (page 5 ...
s 發表於 2010-11-23 00:13
我覺得唔會 Type Error 囉
製完圖打 Powerpoint 都錯既話就 X.X... 啦
算啦，理得佢
作者: Rookie_Max 時間: 2010-11-23 00:21
回復 21# s
咁6970 唔可以同時 ISSUE SPECIAL FUNCTION 同 XYZW ALU了？
作者: s 時間: 2010-11-23 00:43
提示: 作者被禁止或刪除 內容自動屏蔽
作者: idle.man5216 時間: 2010-11-23 01:33
Double precision 係 combine X, Y, Z, W 四個 unit 先可以做。
唔係 typo，所以 DP FLOPS 係 SP FLOPS 嘅 5 (4D+1D 舊 architecture) 或 4 (4D 新 architecture) 分之一。
作者: idle.man5216 時間: 2010-11-23 01:36
本帖最後由 idle.man5216 於 2010-11-23 01:38 編輯
假設 Special Function 用 3 SPU 做，咁應該可以 1 Special Function + (1 32-bit FP MAD 或 1 24-bit INT MAD) 呀嘛？
作者: idle.man5216 時間: 2010-11-23 01:37
都唔係呀，應該可以 1 Special Function + 1 32-bit FP MAD/24-bit INT MAD 呀。
作者: Puff 時間: 2010-11-23 06:21
According to someone in Chiphell, Cypress is really 1 DP MUL per clock.
Might be a hardware bug.
http://www.chiphell.com/forum-re ... -fromuid-66718.html
作者: Puff 時間: 2010-11-25 17:12
本帖最後由 Puff 於 2010-11-25 23:45 編輯
Cayman Architecture Diagram
P.S. 1. 1920 SP hasn't been confirmed officially yet.
請移玉步落多幾層
給我的感覺是：
這是 AMD R600 以來上試瓶頸 (Cypress) 後，最終高端單元的配置比例。
我個人預期 Successor of Cayman (HD 7970?) 既 Specification 大概會建立於 Cayman 上:
45 SIMD Engines, 3 Graphics Engines, 48 ROPs, 256/384-bit MC
或者建基於 VLIW4 既全新架構 (相對 R600)。
不過相信都係 Barts 既 Successor 先行推出，Sweet-spot 行先嘛。
結語睇下就好啦，pipe cleaner 至少都要下年 Q2 頭先出到......掛
作者: idle.man5216 時間: 2010-11-25 18:25
漏咗 Global data share 同埋一堆 cache...
作者: Puff 時間: 2010-11-25 18:56
本帖最後由 Puff 於 2010-11-25 19:03 編輯
漏咗 Global data share 同埋一堆 cache...
idle.man5216 發表於 2010-11-25 18:25
陣間先放埋入去順便跟 AMD 張圖排版
作者: vcfirstben 時間: 2010-11-25 19:01
提示: 作者被禁止或刪除 內容自動屏蔽
作者: Puff 時間: 2010-11-25 19:12
轉做4D,=更改SIMD排列位置,都算新架構?
vcfirstben 發表於 2010-11-25 19:01
重大改變也能算上是新的架構。
全新就是另一回事
作者: idle.man5216 時間: 2010-11-25 19:15
陣間先放埋入去順便跟 AMD 張圖排版
Puff 發表於 2010-11-25 18:56
SIMD Cores 橫放會比較容易畫埋 GDS......。
作者: Puff 時間: 2010-11-25 19:18
本帖最後由 Puff 於 2010-11-25 23:46 編輯
SIMD Cores 橫放會比較容易畫埋 GDS......。
idle.man5216 發表於 2010-11-25 19:15
Yes
堆走線都易畫好多---
Final Version
作者: willy930 時間: 2010-11-26 00:29
轉做4D,=更改SIMD排列位置,都算新架構?
vcfirstben 發表於 2010-11-25 19:01
Each unit of the SIMD has its processing power increased. They are not necessary the same.