Intel公開三項全新封裝技術:靈活、高能集成多芯片
在本週舊金山舉辦的SEMICON West大會上,Intel介紹了三項全新的先進芯片封裝技術,並推出了一系列全新基礎工具,包括EMIB、Foveros技術相結合的創新應用,新的全方位互連( ODI)技術等。
作為芯片製造過程的最後一步,封裝在電子供應鏈中看似不起眼,卻一直發揮著極為關鍵的作用。作為處理器和主板之間的物理接口,封裝為芯片的電信號和電源提供著陸,尤其隨著行業的進步和變化,先進封裝的作用越來越凸顯。
另一方面,半導體工藝和芯片架構的日益複雜,傳統SoC二維單芯片思路已經逐漸行不通,chiplet多個小芯片封裝成為大勢所趨。
Intel正是利用先進技術,將芯片和小芯片封裝在一起,達到SoC的性能,而異構集成技術提供了前所未有的靈活性,能夠混搭各種IP和工藝、不同的內存和I/O單元, Intel的垂直集成結構在異構集成時代尤其獨具優勢。
Intel此次公佈的三項全新封裝技術分別是:
一、Co-EMIB
利用利用高密度的互連技術,將EMIB(嵌入式多芯片互連橋接) 2D封裝和Foveros 3D封裝技術結合在一起,實現高帶寬、低功耗,以及相當有競爭力的I/O密度。
Co-EMIB能連接更高的計算性能和能力,讓兩個或多個Foveros元件互連從而基本達到SoC性能,還能以非常高的帶寬和非常低的功耗連接模擬器、內存和其他模塊。
Foveros 3D封裝是Intel在今年初的CES上提出的全新技術,首次為CPU處理器引入3D堆疊設計,可以實現芯片上堆疊芯片,而且能整合不同工藝、結構、用途的芯片,相關產品將從2019年下半年開始陸續推出。
二、ODI
ODI全程Omni-Directional Interconnect,也就是全方位互連技術,為封裝中小芯片之間的全方位互連通信提供了更大的靈活性。
ODI封裝架構中,頂部的芯片可以像EMIB下一樣,與其他小芯片進行水平通信,還可以像Foveros下一樣,通過矽通孔(TSV)與下面的底部裸片進行垂直通信。
ODI利用更大的垂直通孔,直接從封裝基板向頂部裸片供電,比傳統矽通孔更大、電阻更低,因而可提供更穩定的電力傳輸,同時通過堆疊實現更高的帶寬和更低的時延。
此外,這種方法減少了基底芯片所需的矽通孔數量,為有源晶體管釋放更多的面積,並優化了裸片的尺寸。
三、MDIO
基於高級接口總線(AIB)物理層互連技術,Intel發布了這種名為MDIO的全新裸片間接口技術。
MDIO技術支持對小芯片IP模塊庫的模塊化系統設計,能效更高,響應速度和帶寬密度可以是AIB技術的兩倍以上。
Intel強調,這些全新封裝技術將與Intel的製程工藝相結合,成為芯片架構師的創意調色板,自由設計創新產品。
https://news.mydrivers.com/1/635/635555.htm |
|