理論上有冇可能唔用pull down/up resistor?

岩岩入門EE   呢幾日睇左好多有關pull down/up resistor既功用   亦都明白左運作原理
作為high imepdance既input pin, 好容易會被周圍環境影響到input pin voltage既讀數.

我想問既問題係: 以raspberry pi為例   threshold voltage大概係1.8v, undefined logical voltage range大概係0.8v - 2.2v   咁係咪即係話如果input pin唔接Vdd/Vss既話   環境因數就會令input voltage係0.8v - 2.2v之間float黎float去?   亦係咪代表緊其實環境影響既voltage係係0.8v - 2.2v之間?   

1. 如果將threshold voltage由1.8v升高好多 i.e. <50v = low   >50v = high   理論上係咪就唔會再令logic讀數不斷變?    因為環境影響既voltage應該唔會可以達到>50v?   咁就可以達到有default pull-down既效果...
2. 除左MCU要用pull-up/down之外   其實係咪普通IC e.g. NAND, OR. XOR都要配合pull-up/down resistor黎用?   如果係既話我用raspberry pi黎駁個circuit咪每粒有input既IC都要用pull-up/down resistor?

sorry太多問題   想郁手之前清清concept

岩岩入門EE   呢幾日睇左好多有關pull down/up resistor既功用   亦都明白左運作原理
作為high imepdance既 ...
clcwong 發表於 2019-12-28 13:54



    好難一言以閉之, 但對呢件事最完整O既故事, 係要由 各種 IC ( 如 TTL , CMOS ) o既 input/output stage 講起

PS. 應該好少 50V O既 LOGIC , 有都好可能係 comparator 砌出嚟.

TOP

1. high impedance有high impedance嘅用途, 唔一定每支都需要drive/pull-down
2. pull-down/up主要係確保power on/reset時有預設值, 所以至少確保enable pin要pull up/down
3. 有啲device IO係open drain, 咁就一定要加pull up, e.g I2C
4. 如果device input係schmitt trigger, 唔drive到頂或底會食多左電

threshold係幾多唔係重點, 重點係要確保, 任何時候都唔好有undefined condition.

TOP

本帖最後由 clcwong 於 2019-12-28 15:20 編輯
1. high impedance有high impedance嘅用途, 唔一定每支都需要drive/pull-down
2. pull-down/up主要係確保po ...
icefire 發表於 2019-12-28 14:53



    thxthx ching...  但由最basic講起   一個mcu output gpio pin connect左去OR gate既input到...
當mcu未power on時...   OR gate收到既訊號都係floating, 甚至power on左之後   亦會因為software未initialize而導致OR gate read左floating signal...   咁掉番轉黎睇   有咩情況係唔需要pull-down/up?

同埋我想知環境而導致既floating voltage大概有幾大到?   幾V? 幾十V? 定幾百V?   點解可以令logic high&low float得咁勁?   i.e. 我放隻手指埋去個pin到都可以另佢由0變1咁...   代唔代表我隻手指提供到~3V比個input pin?

我當有一種mcu既input threshold大到50V咁先算...   咁係無pull-up/down resistor既情況底下佢仲會唔會係咁高低高低跳黎跳去?    如果會的話   又代唔代表周圍既RF inteference/static electricity提供到>50V比個gpio pin?

TOP

電子儀器微細化、慳電化,工作電壓一定係低,唔會 Threshold 50V.

除了慳電,還講求速度。每條線每個 IO都已有若干電容。Threshold 高,所需 rise time fall time 也長,冇人會咁做。

凡係 output stage 有 BJT / MOSFET 做齊 output high low 的,接下一 stage 才不需 pull up / down resistor. 少至一個 push button input 只接 H/L, 也要一粒拉上/下電阻。

減低環境影響,只會加 R/C/ shielding,或行 differential mode.

TOP

本帖最後由 Joe_Black 於 2019-12-28 19:41 編輯

high impedance input 好處,是一個 output node 可以接多個 input,而電流仲夠推,同埋整體慳電,quiescent current 低

如果著機一下 status 唔肯定,就一定有 reset signal, 或 input 有 clock pin / enable / chip select 之類,告訴下一級自己 ready,可以讀個 status.

TOP

thxthx ching...  但由最basic講起   一個mcu output gpio pin connect左去OR gate既input到...
當m ...
clcwong 發表於 2019-12-28 15:16



1. 有咩情況係唔需要pull-down/up?
- 如果pin係做analog, 唔洗pull
- 需要慳電, 可以就唔好pull up, pull up食電

2. floating voltage會有幾多?
- 一般MCU/IC pin都有clamping diode, 會限制住voltage range起GND-0.3V to VDD+0.3V中間
- IC pin有寄生電容, 寄生電阻, etc, 好微量, 好多時會leak到支pin落0V, 但唔一定, 睇咩IC, 睇parasitic element係咩

3. 放隻手指埋去個pin到都可以另佢由0變1咁
- MCU IC pin impedance有成> 100Meg ohm to GND/VDD. 你揾電錶度下你手指幾多ohm. 你隻手指drive短落GND/VDD再drive起支pin好正常

4. 咁係無pull-up/down resistor既情況底下佢仲會唔會係咁高低高低跳黎跳去?
- IC pin微量嘅寄生電容, 寄生電阻會"穩"住條pin, 除非RF interference好勁, 或你駁條長電線落pin收RF interference, 如果唔係唔會跳黎跳去

TOP

本帖最後由 clcwong 於 2019-12-28 21:42 編輯
1. 有咩情況係唔需要pull-down/up?
- 如果pin係做analog, 唔洗pull
- 需要慳電, 可以就唔好pull up, pul ...
icefire 發表於 2019-12-28 20:30



1. 換句話講   即係理論上接每粒logic IC都應該要有一個pull-up/down resistor for each input pin?

2. 明白

3. 唔太明...  你意思係咪因為個pin既impedance太大   我個人既resistance相對上細   所以我一掂住啲current就可以經由我身體ground左去?

4. https://www.youtube.com/watch?v=5vnW4U5Vj0k&t=8s
我本身既疑惑係黎自呢條片   大概1:30到   好明顯佢既讀數係1/0 random咁跳   呢個demo應該無駁條長線落去收RF   但佢既讀數都係咁跳   咁到底係啲乜野原因導致佢部arduino   有時會接收到input <1.8v   有時會接收到input >1.8v   (假設1.8v為threshold voltage)


sorry有少少煩   不過想清左concept先開始入手

TOP

感覺樓主對Logic level(邏輯電平) 有誤解!
簡單講冇input時, 原output不定, 但想保持著某預期值,就要加上拉或下拉電阻
玩Raspberry pi基本跟翻大路的標準器件電路便可

TOP

感覺樓主對Logic level(邏輯電平) 有誤解!
簡單講冇input時, 原output不定, 但想保持著某預期值,就要加上拉 ...
hon829 發表於 2019-12-28 21:44



呢個我都理解   加上下拉電阻只係幫佢set一個default logic level   係無輸入時達到一個default既邏輯電平

但我唔明白無上下拉電阻既情況下   係乜野原因導致1/0抖動    有得抖動   即係代表MCU/IC佢地隨時間接收到唔同既高低電平(random voltage)   而呢啲random voltage係來自邊到?   點解呢啲random voltage會咁好彩座落係係0v - 3.3v之間   令到mcu/ic接收到既邏輯電平不斷改變?

TOP