1234
返回列表 發帖
evan11

Rank: 3Rank: 3Rank: 3
1# 跳轉到 » 倒序看帖
打印
tT
發表於 2012-2-22 17:20 | 只看該作者

N記話Kepler 28nm良率低,但係A記都係28nm

大家都係搵TSMC生產die,點解A記良率會高過N記架???
有冇巴打可以解釋吓???
收藏 分享

0

lcska02nkc

2#
發表於 2012-2-22 17:22 | 只看該作者
提示: 作者被禁止或刪除 內容自動屏蔽

TOP

燕飛

Rank: 3Rank: 3Rank: 3
3#
發表於 2012-2-22 17:24 | 只看該作者
die size 大  => yield 低
layout 做得唔好  => yield低

TOP

evan11

Rank: 3Rank: 3Rank: 3
4#
發表於 2012-2-22 17:25 | 只看該作者
唔該各位巴打 !!!

TOP

awinds

Rank: 3Rank: 3Rank: 3
5#
發表於 2012-2-22 17:29 | 只看該作者
amd 係同一size 下有能力放多d晶體落去
經驗都係比n記好 話曬都做開cpu 有一定水平
所以 amd 比n 記著數好多

TOP

燕飛

Rank: 3Rank: 3Rank: 3
6#
發表於 2012-2-22 17:33 | 只看該作者
回復 5# awinds

amd 係同一size 下有能力放多d晶體落去?
未玩la

TOP

evan11

Rank: 3Rank: 3Rank: 3
7#
發表於 2012-2-22 17:37 | 只看該作者
各位巴打講到好有理論....

TOP

al21

Rank: 3Rank: 3Rank: 3
8#
發表於 2012-2-22 17:49 | 只看該作者
die size 大  => yield 低
layout 做得唔好  => yield低
燕飛 發表於 2012-2-22 17:24



重點! N記係唔識做fab的.

TOP

hkmand001

Rank: 3Rank: 3Rank: 3
9#
發表於 2012-2-22 17:51 | 只看該作者
出到來~大家測試一下~就知道誰勝誰負
唔洗出口術

TOP

ktt160

Rank: 3Rank: 3Rank: 3
10#
發表於 2012-2-22 17:53 | 只看該作者
可能NV D設計太高深TSMC唔識整

TOP

1234
返回列表