2008-10-03
全新VIA Isaiah微架構
VIA Nano L2100處理器上市
文: Goofy Ko / 評測中心


被喻為 VIA 未來希望, VIA 全新 Isaiah 微架構產品「 Nano 處理器」正式出貨,將鎖定主流 PC 市場和新類型應用設備,包括了 MID 、 UMPC 及低價 PC 市場,究竟 VIA Nano 處理器能否壓倒 Intel Atom 處理器,帶領 VIA 走出陰霾 !? HKEPC 編輯部找來 VIA EPIA-SN with Nano L2100 工程樣本,將解構全新 Isaiah 微架構並進行效能對比測試。



首次採用 Out-of-Order 架構    全新 VIA Isaiah 微架構

 

VIA Nano Inside

 

被喻為 VIA 未來的希望, VIA 全新 Isaiah 微架構產品正式出貨,並命名為 Nano 處理器系列,中文定名為「凌瓏」,將鎖定主流 PC 市場和新類型應用設備,包括了 MID 、 UMPC 及低價 PC 市場。據 VIA 總經理陳文琦表示, Nano 處理器延續了 C7 省電節能的特性,更是 VIA 首次採用了 Superscalar Speculative Out-Of-Order ( 超純量猜測亂序微架構 ) 設計產品,在相同功耗表現下效能大幅提升 4 倍,將延續 VIA 在低功耗 x86 處理器的優勢。

 

全新 Isaiah 微架構是 VIA 首款採用 Superscalar Speculative Out-Of-Order  的微處理器,相比上代 VIA C7 處理器與 Intel Atom 處理器的 In-Order 架構,可以藉由排程機制決定那些指令可以提早執行,處理器可以不用順序執行,以防止部份指令所需 DATA 尚未完成造成延遲。

現時主流的處理器大部份均採用 Out-of-order 設計,由於設計相對複雜,晶片大小及功耗相對提升,對於 VIA Isaish 微架構鎖定主流 PC 市場和新類型應用設備,包括了 MID 、 UMPC 及低價 PC 市場來說,對於資源有限的 VIA 來說絕對是重大挑戰。

對於上代 VIA C7 處理器與 Intel Atom 處理器擁有 2 個 ALU ,新一代 VIA Isaiah 擁有 3 個 ALU ,每個週期可執行 3 個完整的 x86 指令,並支援 Micro-ops 技術,每個週期最高支援 3 組 Micro-ops 指令。在 Out-Of-Order 情況下, VIA Isaiah 擁有 7 個執行埠可同時處理 7 個 Micro-ops 指令及收回 3 個 Micro-ops 指令。

 

經強化的 Branch Prediction 機制  全新的 Cache Subsystem

 

VIA Nano Inside

 

VIA Isaiah 微架構在 Branch Prediction 作出強化,在兩個不同的 Pipeline Stage 上合共擁有 8 個 Predictors 。在 Fetch Pipeline Stage 擁有 3 個 Predictors ,可按照條件變化作分支預試,當這些 Predictors 在 Fetch Pipeline Stage 沒有被作用,將可用於 Translate Stage 作為 overflow Predictor 或一般的 Predictor 。

VIA Isaiah 微架構擁有 16-Way set associative 128KB L1 Cache ,其中 64KB 為 Instruction Cache 、 64KB 為 Data Cache ,並擁有 Store Q 及 WC Buffer 。

L2 Cache 方面,採用 16-Way set associative 1MB 容量,與 AMD 一樣擁有 Exclusive 設計,即不會與 L1 Cache 內容重疊以提升 L2 Cache 的有效容量,間接令命中率提升。

VIA Isaiah 微架構為提升 data-prefetch 效能,特別加入了 64-line Prefetch cache 取代直接於 L2 Cache 讀取,這個機制可以有效改善 L2 Cache 在細碎資料的命中率,尤其是有效時間甚短的 Prefetched Data 。

改善 Floating-Point 效行效能


VIA Isaiah 微架構亦進一步改善了 Floating-Proint 效行效能,每個週期可同時運算 4 個減法及四個乘法,任何格式的加法包括 SP 、 DP 、 DE 、 Packed 及 Scalar 均可在兩個週期內完成,而乘法則可以在 3 個週期內完成 SP 格式、 4 個週期內完成 DP 及 DE 格式。

此外, SIMD Integer 指令提升至 128bit 寬度,令 VIA Isaiah 微架構可以在一個週期內完全一組 SSEx 指令。

全新 VIA Adaptive PowerSaver 技術

為進一步強化省電效果, VIA 在 Isaiah 微架構中加入 C6 省電模式,基本上整顆處理器均處於停止狀態, Cache 內的資料會被清空並存放於系統記憶體、核心電壓亦會關閉,令處理器省電達至最大化。

 

VIA 加入全新 Adaptive PowerSaver 技術為省電模式進行最佳化, Intel 處理器在調整 P-state 時需要停止運算作切換,需要浪費一至兩個運算週期,而 VIA Iasiah 微架構則可以在切換的同時不需要停止運算,這對於需要經常切換 P-State 的 Mobile 平台,支援 PowerSaver 的 VIA Nano 將大幅減少運算週期不必要的浪費。

 

VIA Nano 處理器更懂得自己調節適合的電壓,舉例一顆以 2Ghz 的 VIA Nano 處理器正常是以 1.1v 運行,這是按照核心的最大溫度值計算出來的,當處理器發現核心溫度低於最大溫度值 20oC 或以上。此外, Adaptive PowerSaver 還可以讓用家自定最高處理器核心溫度值,如果溫度超過該值,核心將會調整 P-states 以防止系統過熱。

 

VIA Padlock 保安引擎

 

針對 Embedded 市場需求, VIA Isaiah 微架構承繼了 C7 的 Padlock 保安引擎,這是一個硬體保安運算技術,加入 4 種強大的安全功能,提供強大的軍事級別保護。

 

支援安全混編運算包括 SHA-1 和 SHA-256 規格,最高加密速率最高達 5 Gb/s ,要能夠破解 SHA-1 需要消耗數千台電腦同時工作十年,要攻破 SHA-256 幾乎是不可能的事。

 

亦支援 AES 加密,包括 ECB 、 CBC 、 FB 和 OFB 模式,最高可達加密速率最高達 25Gb/s ,當今在世界範圍內沒有任何駭客能破解 AES 。

 

支援了蒙格馬利乘法器,可提高提高 RSA 公共金鑰演算法的加密速度,是協助資訊加密的必備工具,能夠通過即時加密的資訊流持續交流,這種交流方式常見於通過語音 IP 、視訊會議及與固定辦公網路用作公開金鑰運算。

 

內建兩組亂數字生成器,擁有每秒 1600K 到 20M 的速度生成無法預測的亂數字,這些亂數字可用于金鑰生成和加密的過程,以降低駭客竊取保護資訊的統計學可能性。

 

 VIA C7VIA NanoIntel Atom
Secure HashSHA-1, SHA-256SHA-1, SHA-260   Not Support   
On-Die EncryptionAES SupportASE SupportNot Support
Random Number Generation2 Hardware RNGs2 Hardware RNGNot Support
Montgomery MultiplierSupportSupportNot Support

 

VIA總經理陳文琦
VIA 總經理陳文琦手持新一代 VIA Nano 處理器

分享到:
發表評論
本篇文章被 123916 人閱讀,共有 個評論