2009-06-19
TSMC宣佈成功開發28奈米制程
相較45奈米 時脈可望提高25-40%
文: Kopo Ko / 新聞中心

TSMC 18 日宣佈成功開發 28 奈米制技術,時配合雙╱三閘極氧化層 (dual/triple gate oxide) 製程,將 32 奈米製程所使用的氮氧化矽 (Silicon Oxynitride , SiON)/ 多晶矽 (poly Si) 材料延伸至 28 奈米製程,使得半導體可以持續往先進製程技術推進。此一製程技術的優勢還包括高密度與低 Vcc_min 六電晶體靜態隨機存取記憶體 (SRAM) 元件、低漏電電晶體、已通過驗證的傳統類比╱射頻╱電子熔線 (analog/RF/electrical fuse) 元件、低電阻 - 電容延遲 (low-RC) 的低介電質銅導線 (Cu-low-k interconnect) 。

 

現時 TSMC 已成功以 28 奈米雙╱三閘極氧化層系統單晶片技術生產出 64Mb SRAM ,良率十分優異。此一 SRAM 的元件尺寸為 0.127 平方微米,相當具有競爭力,晶片閘密度 (raw gate density) 高達每平方公釐 390 萬個閘。在 SRAM Vcc_min 、電子熔線及類比領域的優異表現足以證明此製程技術的可製造性 (manufacturability) 。

 

此一領先的製程技術再次展現 TSMC 在低耗電、高效能製程採用氮氧化矽╱多晶矽材料,提供客戶深具成本效益解決方案的承諾及能力。在這篇論文中,藉由應變矽 (straining engineering) 與極具競爭力的氧化層厚度最佳化的氮氧化矽材料所產出的電晶體,與前一世代的 45 奈米製程技術相較,不但時脈提高 25 ~ 40% ,操作功耗減少 30 ~ 50% ,還擁有低待機及低操作功耗的優勢。

 

TSMC 研究暨發展副總經理孫元成博士表示,此一進展要歸功於客戶們和 TSMC 的密切合作。客戶需要使用 28 奈米技術來突破半導體應用的新範疇,而我們在創新之路上的不斷精進,將有助於半導體產業的創新者所設計的最先進應用得到落實。

 

Fab

分享到:
發表評論
本篇文章被 29273 人閱讀,共有 個評論