The 「 Tick 」 --  全新 32nm Westmere 處理器

為拉開與對手之間的技術距離， 2006 年下半年 Intel 宣佈推出全新「規則律動」「 Tick-Tock 」矽與微架構發展戰略，於每年推出新處理器技術時，皆具備改良微架構的全新制程，全新或大幅改良的微架構設計，以迎合未來十年甚至更遠的處理器市場。每個「 Tick 」代表推出具有增強微架構的新一代矽制程技術，與相對的「 Tock 」代表推出全新微架構，而每個「 Tick-Tock 」週期大約為 2 年。

按照「 Tick-Tock 」既定規劃， Intel 在去年第四季發佈了代號為「 Nehalem 」全新微架構處理器，這名字來自美國俄勒岡州波特蘭市的一個小小的衛星城，它是基於「 Core 」微架構作出大幅改良，加入了更多有關提高性能，節能控制，多處理器擴展能力以及效能均衡的設計，主要分為運算內核及非運算內核部份：

運算內核改動方面：

1. 再次加入 Hyper-Threading 技術，第三代超線程技術，可讓四核心多達 8 個線程。

2. 支援 VT-D 虛擬化技術，增加虛擬化輸入及輸出設備，並提高虛擬主機的性能及效率。

3. 加入 Turbo Mode ，在相同的 TDP 下，動態提升在較簡單線任務的執行效率。

4. 新增 Intel SSE 4.2 指令集，提升 XML 、字串及文本處理能力。

非運算核心改動方面：

1. 採用了三級 Cache 設計， L2 採用了超低延遲的設計， L3 Cache 則採用共享設計。

2. 內建記憶體控制器， 3 Channel 設計並支援 DDR3 模組，頻寬提升最高達 3 倍。

3. 全新 QuickPath Interconnect 取代傳統的 FSB ，最高可達 25.6GB/s 頻寬。

4. 模組化設計，可按需要新增及減少核心元件，以迎合不同市場。

「 Nehalem 」微架構是最近的一次「 Tock 」，接著即將登場的是下一代「 Tick 」，具備改良的備改良微架構的全新制程，代號為「 Westmere 」的 32nm 處理器，基本上它的微架構沿自「 Nehalem 」處理器並加入了 7 條全新的指令，但改用了入第二代 high-k 配搭金屬閘極電晶體、代號為 P1268 的 32 nm 制程，採用 193 浸沒式微影技術 (immersion lithography) 於重要的金屬層並配搭 193 奈米或 248 奈米乾式微影技術 (dry lithography) 於非重要的金屬層，處理器採用 9 層 Copper layers 及 low-k 內部連結層 (interconnect layers) ，並採用無鉛和無鹵素封裝，而晶片尺寸將約為 45nm 產品 的 70% 。

據 Intel 總裁暨執行長 Paul Otellini 指出，全新 32nm 不僅有效低降所需功耗，同時亦能提升核心時脈令運算效能，而且亦縮小處理器核心面積，令處理器能內建更多的運算核心或內建繪圖核心、 PCI-E 接口及記憶體控制器，晶片組簡化為單晶片，可進一步縮小 PC 體積，可切換繪圖支援功能，能在內建繪圖核心及獨立繪圖卡之間作出實時切換，達至節能省電效果。

為配合 32nm 制程的來臨， Intel 將會把美國境內製造設施升級，採用新一代 32 奈米晶片製程技術， 2009 至 2010 年間，將投入約 70 億美元於 32nm 製程技術上，總計美國境內 32nm 之投資總金額，在該期間內將達到約 80 億美元，可提供 7000 個工作機會。現時位於 Oregon 的 Fab D1D 已經在試產 32nm 處理器，同樣位於 Oregon 的 Fab D1C 將會於 2009 年第四季正式投產 32nm 制程，緊接位於 Arizona 的 Fab 32 及 New Maxcico 的 Fab 11X ，將會於 2010 年完成 32nm 製造設施升級，預計將會於 2010 年下半年進行制程世代交換。

根據 Intel 處理器最新規劃， 32nm 「 Westmere 」處理器將會於 2009 年第四季開始量產，核心代號為 Clarkdale 的 32 奈米入門至主流級 DT 處理器，將會於 2010 年第 1 季初出貨，緊接 2010 年第二季中推出代號為 Gulftown 的 32nm 高階六核心 DT 處理器， 2010 年第四季將會再推出全新微架構的 32 nm 處理器代號「 Sandy Bridge 」，延續「 Tick-Tock 」矽與微架構發展戰略。