1. TLC 爆 cache 主要影響 seq write, 一般用 SSD 裝 os/run program 用家唔會太關注.
2. ching 話 SMI ...
Miipp 發表於 2019-10-24 10:13 
1) 爆cache唔一定影響seq write變慢,read都可以變慢,睇下其他benchmark跑全盤就知
2)師兄睇來只係一般用家,只係睇跑分read/write去左幾多MB,邊個數字大就一定係最快,你話SMI唔係跑分皇,14樓張圖已經寫得好清楚,Phsion random read/write IOPS快過SMI成條街,如果你只係睇SMI seq read快幾百MB仲唔係SMI快話Phsion,師兄你就只係一般用家,只係睇跑分專家,所有storage media都係睇IOPS先再睇其他parameters,read/write快不等如一定最快,controller要講處理幾多指令先有意思
3-4)SSD controller IOPS越高,相對同等dirty SSD,會有更好更穩定read/write,可以多O的時間處理更多error correction,所以TLC 要處理error 比MLC更多,需要更多error correction/ IOPS,所以粒controller 處理能力要越來越強,read/write先會越來越快,到左QLC/PLC,要求 controller對error correction/IOPS比TLC仲要強,唔係會有慢過TLC SSD出現
5)因為SMI controller真係便過Phison controller,Phison 無生意都要減價law,所以呢排多左好多Phsion SSD出現 |