本帖最後由 MSI_R9_280_Gami 於 2026-7-8 17:32 編輯
intel xeon級ondie,die上核際mesh總綫互聯各大核alle P cores,4通道 8 DDR4 slots (2dpc zwei dual udimms per channel)avx512F


zen架構ryzen epyc threadripper 用if總綫 infinity fabric,舊xeon及icore用ringbus
目前睇似乎amd的if方案für pour多核互聯(附加chiplets design,用if連接各個CCD CCX及iodie,細塊晶片良率高成本低,多片細硅片組合成一片CPU)比intel mesh方案更有優勢。單個CCD CCX內部其實都係ringbus圜形總綫,多個die之間用if相連,連埋去IODIE memory controller度
你見到共享cache L3,10980XE 7820X係差過ringbus方案,io rw,讀寫copy,甚至延遲都差過ringbus


 |