2021-06-12
【細過粒米!?】Nanosheet 納米片取代 FinFET
TSMC 挑戰物理極限!! 2nm 計劃 2024 年量產
文: Cherry Kwok / 新聞中心
文章索引: IT要聞 晶片組 TSMC

目前,TSMC 台積電及 Samsung 在 5nm、7nm 製程都依賴胡正明教授在 1999 年發明的 FinFET 技術,然而到了 3nm FinFET 的三面柵控制作用減弱,短通道效應再次突顯,因此在 3nm 及以下製程微縮變得更加困難。繼 IBM 早前宣佈突破 3nm 極限率先造出推出全球首款 2nm 晶片後,在日前網上舉行的 TSMC 2021 Technology Symposium 技術論壇公佈了未來新製程進展,TSMC 除了官宣 6nm、5nm、4nm、3nm 製程技術最新進展外,同時更對外公佈 2nm 製程已取得重大突破,對將於今年內在台灣建成 2nm 超尖端半導體試生產線。

 

TSMC 表示,目前已完成 3nm 製程能夠支援智能手機及 HPC 高性能運算集群應用,相比 5nm 製程,3nm 邏輯密度提升了 1.7 倍,同時提供快 10% - 15% 的速度,但功耗則降低 25% - 30%,TSMC 一直將開發可靠且符合規範的低功耗芯片作為研發目標,並穩步實現中。在仔細評估客戶的需求、技術性能和成熟度之後,預計 3nm 製程在 2022 年投入量產。

 

TSMC

TSMC 2nm Nanosheet

 

面對 3nm 製程在微縮及開發可靠且符合規範的低功耗晶片面臨的挑戰,TSMC 提到 FinFET 技術暫時只會用到 3nm,2nm 將會是採用真正全新設計技術,最大特點就是會首次引入 Nanosheet 納米片晶體管取代現有的 FinFET 結構。

 

TSMC 2nm Nanosheet

 

同時,TSMC 提到在 Nanosheet 納米片方面取得了重大突破,2nm 是採用以 GAA 環繞閘極製程為基礎的 MBCFET 架構,可以解決 FinFET 因製程微縮產生電流控制漏電的物理極限問題。與 FinFET 晶體管(下圖紅線)相比,Nanosheet(下圖藍線)能夠實現更嚴格的閾值電壓(Vt)控制。

 

TSMC 2nm

TSMC 2nm Nanosheet

 

據了解,Vt 特指半導體電路工作所需的最小電壓,即使是最輕微的變化,也會對晶片的設計造成束縛、並導致性能的下降。不過,TSMC 有望通過設計及技術上的改良將 Nanosheet 納米層片的效能提高超過 10% - 15%,並且更加穩定,TSMC 更稱之為史上最大的飛躍。

 

目前,TSMC 位於台灣台南的 Fab 18 晶圓廠將負責 3nm 製程的生產,目前還負責製造 5nm 的產品,並會進一步擴充產能。TSMC 亦計劃在台灣新竹興建立名為 Fab 20 的新晶圓廠,負責 2nm 製程的生產。

 

TSMC 2nm Nanosheet

 

事實上,早在去年 9 月就有消息稱 TSMC 在 2nm 半導體製造上取得重大研發突破,有望在 2023 年中期進入 2nm 工藝試生產階段,並在 2024 年開始批量生產。而隨著今年年內 2nm 超尖端半導體試生產線的建成,台積電的步伐可能會來得更快。

 

TSMC 5nm

分享到:
發表評論